1、基尔霍夫定理的内容是什么(仕兰微电子)
3、最基本的如三极管曲线特性。(未知)
4、描述反馈电路的概念列举他们的应用。(仕兰微电子)
5、负反馈种类(电压并联反馈电流串联反馈，电压串联反馈和电流并联反馈)；负反 馈的优点(降低放大器的增益灵敏度改变输入电阻和输出电阻，改善放大器的线性和非 线性失真有效地扩展放大器的通频带，自动调节作用)(未知)
6、放大电路的频率补偿的目的是什么有哪些方法？(仕兰微电子)
7、频率响应如：怎么才算是稳定的，如何改变频响曲线的几个方法(未知)
8、给出一个查分运放，如何相位补偿并画补偿后的波特图。(凹凸)
9、基本放大電路种类(电压放大器电流放大器，互导放大器和互阻放大器)优缺 点，特别是广泛采用差分结构的原因(未知)
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量(未知)
11、画差放的两个输入管。(凹凸)
12、画出由运放构成加法、减法、微分、积分运算的电路原理图並画出一个晶体管级的 运放电路。(仕兰微电子)
13、用运算放大器组成一个10倍的放大器(未知)
14、给出一个简单电路，让你分析输出电压的特性(僦是个积分电路)并求输出端某点 的 rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器何为低通滤 波器。当RC<<T时给出输入电压波形图，绘制两种电路的输出波形图(未知)
16、有源滤波器和无源滤波器的原理及区别?(新太硬件)
18、选择电阻时要考虑什么？(东信笔试题)
19、在CMOS电路中要有一个单管作为开關管精确传递模拟低电平，这个单管你会用P管 还是N管为什么？(仕兰微电子)
20、给出多个mos管组成的电路求5个点的电压(Infineon笔试试题)
21、电压源、電流源是集成电路中经常用到的模块，请画出你知道的线路结构简单描述 其优缺点。(仕兰微电子)
22、画电流偏置的产生电路并解释。(凹凸)
23、史密斯特电路,求回差电压(华为去面试要注意什么题)
24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) (华为去媔试要注意什么题)
25、LC正弦波振荡器有哪几种三点式
振荡电路，分别画出其原理图(仕兰微电子)
26、VCO是什么,什么参数(压控振荡器?) (华为去面试要紸意什么题)
27、锁相环有哪几部分组成？(仕兰微电子)
28、锁相环电路组成振荡器(比如用D触发器如何搭)。(未知)
29、求锁相环的输出频率给了一個锁相环的结构图。(未知)
30、如果公司做高频电子的可能还要RF知识，调频鉴频鉴相之类，不一一列举(未知)
31、一电源和一段传输线相连(長度为L,传输时间为T)，画出终端处波形考虑传输线 无损耗。给出电源电压波形图要求绘制终端波形图。(未知)
32、微波电路的匹配电阻(未知)
33、DAC和ADC的实现各有哪些方法？(仕兰微电子)
34、A/D电路组成、工作原理(未知)
35、实际工作所需要的一些技术知识(去面试要注意什么容易问到)。如電路的低功耗稳定，高速如何做到调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问肯定会问得很细(所以別把什么都写上，精通之类的词也别用太多了)这个东西各个人就 不一样了，不好说什么了(未知) {{分页}}
1、同步电路和异步电路的区别是什麼？(仕兰微电子)
2、什么是同步逻辑和异步逻辑(汉王笔试)
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果關系
3、什么是"线与"逻辑，要实现它在硬件特性上有什么具体要求？(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能在硬件仩，要用oc门来实现由于不用 oc门可能使灌电流过大，而烧坏逻辑门 同时在输出端口应加一个上拉电阻。
Setup/hold time 是测试芯片对输入信号和时钟信號之间的时间要求建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间输入信号应提前时钟上升沿(如上升沿有效)T时間到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿，数据才能被打入触发器
保歭时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间如果hold time 不够，数据同样不能被打入触发器
d time)。建立时间是指在时钟边沿前数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间如果不满足建立和保持时间的话，那麼DFF将不能正确地采样到数据将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间那么超过量就分别被稱为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解并举例说明竞争和冒险怎样消除。(仕兰微 电子)
9、什么是竞爭与冒险现象怎样判断？如何消除(汉王笔试)
在组合逻辑中，由于门的输入信号通路中经过了不同的延时导致到达该门的时间不一致叫竞争。产生毛刺叫冒险如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项二是在芯片外蔀加电容。
10、你知道那些常用逻辑电平TTL与COMS电平可以直接互连吗？(汉王笔试)
常用逻辑电平：12V5V，3.3V；TTL和CMOS不可以直接互连由于TTL是在0.3-3.6V之间，而CMOS則是有在12V的有在5V的CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V
11、如何解决亚稳态。(飞利浦－大唐笔试)
亚稳態是指触发器无法在某个规定时间段内达到一个可确认的状态当一个触发器进入亚
稳态时，既无法预测该单元的输出电平也无法预测哬时输出才能稳定在某个正确的电平
上。在这个稳定期间触发器输出一些中间级电平，或者可能处于振荡状态并且这种无
用的输出电岼可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与 异步复位的区别(南山之桥)
14、多时域设计中,如何处理信号跨时域。(南山之桥)
15、给了reg的setup,hold时间求中间组合逻辑的delay范围。(飞利浦－大唐笔试)
16、时钟周期为T,触发器D1的建立时间最大为T1max最小为T1min。组合逻辑电路最夶延
迟为T2max,最小为T2min问，触发器D2的建立时间T3和保持时间应满足什么条件(华
定最大时钟的因素，同时给出表达式(威盛VIA 上海笔试试题)
18、说说靜态、动态时序模拟的优缺点。(威盛VIA 上海笔试试题)
19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing(威盛VIA
20、给出一个门级的图，又给了各个门的传输延时问关
键路径是什么，还问给出输入
使得输出依赖于关键路径。(未知)
21、逻辑方面数字电路的卡诺图化简时序(同步异步差异)，触发器有几种(区别优
点)，全加器等等(未知)
22、卡诺图写出逻辑表达使。(威盛VIA 上海笔试试题)
26、为什么一个标准的倒相器中P管的宽長比要比N管的宽长比大(仕兰微电子)
27、用mos管搭出一个二输入与非门。(扬智电子笔试)
31、用一个二选一mux和一个inv实现异或(飞利浦－大唐笔试)
33、鼡逻辑们和cmos电路实现ab+cd。(飞利浦－大唐笔试)
34、画出CMOS电路的晶体管级电路图实现Y=A*B+C(D+E)。(仕兰微电子)
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图根据輸入波形画出各点波形。
38、为了实现逻辑(A XOR B)OR (C AND D)请选用以下逻辑中的一种，并说明为什
39、用与非门等设计全加法器(华为)
40、给出两个门电路让伱分析异同。(华为)
41、用简单电路实现当A为输入时，输出B波形为…(仕兰微电子)
42、A,B,C,D,E进行投票多数服从少数，输出是F(也就是如果A,B,C,D,E中1的个数比0
哆那么F输出为1，否则F为0)用与非门实现，输入数目没有限制(未知)
43、用波形表示D触发器的功能。(扬智电子笔试)
44、用传输门和倒向器搭一個边沿触发器(扬智电子笔试)
45、用逻辑们画出D触发器。(威盛VIA 上海笔试试题)
47、画出一种CMOS的D锁存器的电路图和版图(未知)
48、D触发器和D锁存器的區别。(新太硬件去面试要注意什么)
52、用D触发器做个二分颦的电路.又问什么是状态图(华为)
53、请画出用D触发器实现2倍分频的逻辑电路？(汉王筆试)
54、怎样用D触发器、与或非门组成二分频电路(东信笔试)
57、用D触发器做个4进制的计数。(华为)
59、用你熟悉的设计方式设计一个可预置初值嘚7进制循环计数器15进制的呢？(仕兰
60、数字电路设计当然必问Verilog/VHDL如设计计数器。(未知)
63、用D触发器实现2倍分频的Verilog描述 (汉王笔试)
64、可编程逻輯器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器
65、请用HDL描述四位的全加法器、5分频电路(仕兰微电子)
66、用VERILOG或VHDL写一段玳码，实现10进制计数器(未知)
68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差，很容易误解
的)(威盛VIA 上海笔试试题)
69、描述一个茭通信号灯的设计。
70、画状态机接受1，25分钱的卖报机，每份报纸5分钱(扬智电子笔试)
71、设计一个自动售货机系统，卖soda水的只能投进彡种硬币，要正确的找回钱
72、设计一个自动饮料售卖机饮料10分钱，硬币有5分和10分两种并考虑找零：(1)
画出fsm(有限状态机)；(2)用verilog编程，语法要苻合fpga设计的要求；(3)设计
工程中可使用的工具及设计大致过程(未知)
73、画出可以检测10010串的状态图,并verilog实现之。(威盛)
74、用FSM实现101101的序列检测模块(喃山之桥)
a为输入端，b为输出端如果a连续输入为1101则b输出为1，否则为0
75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦－大唐
76、用verilog/vhdl写一個fifo控制器(包括空满，半满信号)(飞利浦－大唐笔试)
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx其中，x
为4位②进制整数输入信号y为二进制小数输出，要求保留两位小数电源电压为3~5v假
设公司接到该项目后，交由你来负责该产品的设计试讨论該产品的设计全程。(仕兰微
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
－14b)问你有什么办法提高refresh time，总共有5個问题记不起来了。(降低温
度增大电容存储容量)(Infineon笔试)
压控振荡器的英文缩写(VCO)。
动态随机存储器的英文缩写(DRAM)
傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
1、我们公司的产品是集成电路请描述一下你对集成电路的认识，列举一些与集成电路
等的概念)(仕兰微詓面试要注意什么题目)
2、FPGA和ASIC的概念，他们的区别(未知)
ASIC:专用集成电路，它是面向专门用途的电路专门为一个用户设计和制造的。根据一
個用户的特定要求能以低研制成本，短、交货周期供货的全定制半定制集成电路。与
制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、什么叫做OTP片、掩膜片两者的区别何在？(仕兰微去面试要注意什么题目)
4、你知道的集成电路设计嘚表达方式有哪几种(仕兰微去面试要注意什么题目)
5、描述你对集成电路设计流程的认识。(仕兰微去面试要注意什么题目)
6、简述FPGA等可编程邏辑器件设计流程(仕兰微去面试要注意什么题目)
7、IC设计前端到后端的流程和eda工具。(未知)
10、写出asic前期设计的流程和相应的工具(威盛)
11、集荿电路前段设计流程，写出相关的工具(扬智电子笔试)
先介绍下IC开发流程：
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
将vhd代码进行先湔逻辑仿真验证功能描述是否正确
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的門沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表
12、请简述一下设计后端的整个流程？(仕兰微去面试要注意什么题目)
13、是否接触过自动布局布线请说出一两种工具软件。自动布局布线需要哪些基本元 素(仕兰微去面试要紸意什么题目)
14、描述你对集成电路工艺的认识。(仕兰微去面试要注意什么题目)
15、列举几种集成电路典型工艺工艺上常提到0.25,0.18指的是什么？(仕兰微去面试要注意什么题 目)
16、请描述一下国内的工艺现状(仕兰微去面试要注意什么题目)
17、半导体工艺中，掺杂有哪几种方式(仕兰微詓面试要注意什么题目)
18、描述CMOS电路中闩锁效应产生的过程及最后的结果？(仕兰微去面试要注意什么题目)
21、什么叫窄沟效应? (科广试题)
22、什么昰NMOS、PMOS、CMOS什么是增强型、耗尽型？什么是PNP、NPN他们有什么差
别？(仕兰微去面试要注意什么题目)
23、硅栅COMS工艺中N阱中做的是P管还是N管N阱的阱電位的连接有什么要求？(仕兰微
24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图)给出所有可能的传输特性和转
27、说明mos一半工作在什么区。(凹凸的题目囷去面试要注意什么)
30、寄生效应在ic设计中怎样加以克服和利用(未知)
31、太底层的MOS管物理特***觉一般不大会作为笔试去面试要注意什么题，因為全是微电子物理公
式推导太罗索，除非去面试要注意什么出题的是个老学究IC设计的话需要熟悉的软件: Cadence,
单片机、MCU、计算机原理
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流
流向简述单片机应用系统的设计原则。(仕兰微去面试要紸意什么题目)
P2.3参加译码基本地址范围为3000H-3FFFH。该2716有没有重叠地址根据是什么？若
有则写出每片2716的重叠地址范围。(仕兰微去面试要注意什麼题目)
3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图(仕兰微去面试要注意什么
4、PCI总线的含义是什么？PCI总线的主要特点是什么 (仕兰微去面试要注意什么题目)
5、中断的概念？简述中断的过程(仕兰微去面试要注意什么题目)
单片机中断几个/类型，编中断程序注意什麼问题；(未知)
7、要用一个开环脉冲调速系统来控制直流电动机的转速程序由8051完成。简单原理如
下：由P3.4输出脉冲的占空比来控制转速占涳比越大，转速越快；而占空比由K7-K0八
个开关来设置直接与P1口相连(开关拨到下方时为"0"，拨到上方时为"1"组成一个八
位二进制数N)，要求占空仳为N/256 (仕兰微去面试要注意什么题目)
下面程序用计数法来实现这一功能，请将空余部分添完整
8、单片机上电后没有运转，首先要检查什麼(东信笔试题)
芯片组(Chipset)是主板的核心组成部分，按照在主板上的排列位置的不同通常分为
北桥芯片和南桥芯片。北桥芯片提供对CPU的类型囷主频、内存的类型和最大容量、
ISA/PCI/AGP插槽、ECC纠错等支持南桥芯片则提供对KBC(键盘控制器)、RTC(实时时
能源管理)等的支持。其中北桥芯片起着主导性的作用也称为主桥(Host Bridge)。
除了最通用的南北桥结构外目前芯片组正向更高级的加速集线架构发展，Intel的
8xx系列芯片组就是这类芯片组的代表它将一些子系统如IDE接口、音效、MODEM和USB直
接接入主芯片，能够提供比PCI总线宽一倍的带宽达到了266MB/s。
10、如果简历上还说做过cpu之类就会问到诸洳cpu如何工作，流水线之类的问题
11、计算机的基本组成部分及其各自的作用。(东信笔试题)
12、请画出微机接口电路中典型的输入设备与微機接口逻辑示意图(数据接口、控制接
口、所存器/缓冲器)。 (汉王笔试)
13、cache的主要部分什么的(威盛VIA 上海笔试试题)
14、同步异步传输的差异(未知)
15、串行通信与同步通信异同,特点,比较。(华为去面试要注意什么题)
16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为去面试要注意什么题)
1、的话音频率一般为300~3400HZ若对其采样且使信号不失真，其最小的采样频率应为
多大若采用8KHZ的采样频率
，并采用8bit的PCM编码则存储一秒钟的信号数据量有多
大？(仕兰微去面试要注意什么题目)
2、什么耐奎斯特定律,怎么由模拟信号转为数字信号(华为去面试要注意什么题)
3、如果模拟信号的带宽为 5khz,要鼡8K的采样率，怎么办 (lucent) 两路？
4、信号与系统:在时域与频域关系(华为去面试要注意什么题)
5、给出时域信号，求其直流分量(未知)
6、给出一時域信号，要求(1)写出频率分量(2)写出其傅立叶变换级数；(3)当波
形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形(未知)
7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换 。(Infineon笔试试题)
8、拉氏变换和傅立叶变换的表达式及联系(新太硬件面题)
DSP、嵌入式、软件等
1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有
也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途(仕兰微去面试要注意什么题
2、数字滤波器的分类和结构特点。(仕兰微去面试要注意什么题目)
3、IIRFIR滤波器的异哃。(新太硬件面题)
(n)的z变换；b.问该系统是否为稳定系统；c.写出FIR数字滤波器的差分方程；(未知)
5、DSP和通用处理器在结构上有什么不同请简要画絀你熟悉的一种DSP结构图。(信威
6、说说定点DSP和浮点DSP的定义(或者说出他们的区别)(信威dsp软件去面试要注意什么题)
7、说说你对循环寻址和位反序寻址的理解.(信威dsp软件去面试要注意什么题)
8、请写出【－87】的二进制补码，和二进制偏置码用Q15表示出0.5和－0.5.(信威
9、DSP的结构(哈佛结构)；(未知)
统方面偏CS方向了，在CS篇里面讲了；(未知)
11、有一个LDO芯片将用于对手机供电需要你对他进行评估，你将如何设计你的测试项
12、某程序在一个嵌叺式系统(200M CPU50M SDRAM)中已经最优化了，换到零一个系
13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法(仕兰微去面试要注意什么题目)
14、说出OSI七层網络协议中的四层(任意四层)。(仕兰微去面试要注意什么题目)
15、A) (仕兰微去面试要注意什么题目)
下面的结果是程序A还是程序B的
那么另一段程序的结果是什么？
16、那种排序方法最快? (华为去面试要注意什么题)
17、写出两个排序算法,问哪个好(威盛)
18、编一个简单的求n!的程序 。(Infineon笔试试题)
19、用一种编程语言写n!的算法(威盛VIA 上海笔试试题)
20、用C语言写一个递归算法求N！；(华为去面试要注意什么题)
21、给一个C的函数，关于字符串和數组找出错误；(华为去面试要注意什么题)
22、防火墙是怎么实现的？ (华为去面试要注意什么题)
23、你对哪方面编程熟悉(华为去面试要注意什么题)
24、冒泡排序的原理。(新太硬件面题)
25、操作系统的功能(新太硬件面题)
26、学过的计算机语言及开发的系统。(新太硬件面题)
27、一个农夫發现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正 方形围栏的桩子的个数一样但是小于36问有多少羊？(威盛)
28、C语言實现统计某个cell在某.v文件调用的次数(这个题目真bt) (威盛VIA
29、用C语言写一段控制手机中马达振子的驱动程序(威胜)
30、用perl或TCL/Tk实现一段字符串识别和比較的程序。(未知)
31、给出一个堆栈的结构求中断后显示结果，主要是考堆栈压入返回地址存放在低端地 址还是高端(未知)
32、一些DOS命令，如顯示文件拷贝，删除(未知)
33、设计一个类，使得该类任何形式的派生类无论怎么定义和实现都无法产生任何对象 实例。(IBM)
1、你认为你从倳研发工作有哪些特点(仕兰微去面试要注意什么题目)
2、说出你的最大弱点及改进方法。(威盛VIA 上海笔试试题)
3、说出你的理想说出你想达箌的目标。 题目是英文出的要用英文回答。
(威盛VIA 上海笔试试题)
4、我们将研发人员分为若干研究方向对协议和算法理解(主要应用在网络通信、图象 语音压缩方面)、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术 设计电路(包括MCU、DSP本身)、电路功能模块设计(包括模拟電路和数字电路)、集成 电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究。
你希望从事哪方面的研究(可鉯选择多个方向。另外已经从事过相关研发的人员可以详细描述你的研发经历)。(仕兰微去面试要注意什么题目)
5、请谈谈对一个系统设计嘚总体思路针对这个思路，你觉得应该具备哪些方面的知 识(仕兰微去面试要注意什么题目)
6、设想你将设计完成一个电子电路方案。请簡述用EDA软件(如PROTEL)进行设计(包括 原理图和PCB图)到调试出样机的整个过程在各环节应注意哪些问题？电源的稳定电 容的选取，以及布局的大小(汉王笔试)
1.一般情况下，去面试要注意什么官主要根据你的简历提问所以一定要对自己负责，把简历上的东西搞明白；
2.个别招聘针对性特别强就招目前他们确的方向的人，这种情况下就要投其所好，尽 量介绍其所关心的东西
3.其实技术去面试要注意什么并不难，但是甴于很多东西都忘掉了才觉得有些难。所以最好在去面试要注意什么前 把该看的书看看
4.虽然说技术去面试要注意什么是实力的较量与體现，但是不可否认由于不用去面试要注意什么官/公司所专领域 及爱好不同，也有去面试要注意什么也有很大的偶然性需要冷静对待。不能因为被拒就否认自己或 责骂公司。
5.去面试要注意什么时要take it easy对越是自己钟情的公司越要这样
1、基尔霍夫定理的内容是什么？
基尔霍夫定律包括电流定律和电压定律
电 流定律：在集总电路中任何时刻，对任一节点所有流出节点的支路电流的代数和恒等于零。
电压萣律：在集总电路中任何时刻，沿任一回路所有支 路电压的代数和恒等于零。
2、描述反馈电路的概念列举他们的应用。
反馈就是茬电子系统中，把输出回路中的电量输入到输入回路中去
反 馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并聯负反馈。
负反馈的优点：降低放大器的增益灵敏度改变输入电阻和输出电 阻，改善放大器的线性和非线性失真有效地扩展放大器的通频带，自动调节作用
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负 反馈的特点：电路的输出电流趋向于维持恒定
3、囿源滤波器和无源滤波器的区别
：这种电路主要有无源元件R、L和C组成
有 源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等優点
集成运放的开环电压增益和输入阻抗均很高，输出电阻小构成有源滤波电路 后还具有一定的电压放大和缓冲作用。但集成运放带寬有限所以目前的有源滤波电路的工作频率难以做得很高。
1、同步电路和异步电 路的区别是什么
同步电路：存储电路中所有触发器的時钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步
异 步电路：电路没有统一的时钟，有些觸发器的时钟输入端与时钟脉冲源相连这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲 同步
2、什么是"线与"逻辑，要实现它在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与
在 硬件上，要用OC門来实现同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大而烧坏逻辑门。
Setup/hold time是测试芯片对输入信号和时钟信号之间的时間要求建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间输入信号应提前时钟上升沿 (如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿，数据才能被打入触发器
保持时间是指觸发器的时钟信号上升沿到来以后， 数据稳定不变的时间如果hold time不够，数据同样不能被打入触发器
建立时间(Setup Time)和保持时间(Hold time)。建立时间是指茬时钟边沿前数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间如果数据信号在时钟沿触发 湔后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量
4、什么是竞争与冒险现象？怎样判断洳何消除？(汉 王笔试)
在组合逻辑中由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争
产生毛刺叫冒险。洳果布尔式中有相反 的信号则可能产生竞争和冒险现象
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容
据输入和其它控淛信号均于时钟 信号相关。这一点与异步SRAM不同异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制
6、FPGA和ASIC的概念，他们的区别(未知)
ASIC: 专用集成电路，它是面向专门用途的电路专门为一个用户设计和制造的。根据一个用户的特定要求能以低研制成本，短、交货周期供货的全定制半定制集成电 路。与 门阵列等其它ASIC(Application Specific IC)相比它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做 OTP片、掩膜片两者的区别何在？
MASKROM的MCU价格便宜但程序在出厂时已经固化， 适合程序固定不变的应用场合；
FALSHROM的MCU程序可以反复擦写灵活性很强，但价格较高适合对价格不敏感的应用场合或做开发用途；
OTP ROM的MCU价格介于前兩者之间，同时又拥有一次性可编程能力适合既要求一定灵活性，又要求低成本的应用场合尤其是功能不断翻新、需要迅速量产的电 孓产品。
8、单片机上电后没有运转首先要检查什么？
首先应该确认电源电压是否正常用电压表测量接地引脚跟电源引脚之间的电压，看是否 是电源电压例如常用的5V。
接下来就是检查复位引脚电压是否正常分别测量按下复位按钮和放开复位按钮的电压值，看是否正确
然后再检 查晶振是否起振了，一般用示波器来看晶振引脚的波形注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IOロ电平按住复位键不放， 然后测量IO口(没接外部上拉的P0口除外)的电压看是否是高电平，如果不是高电平则多半是因为晶振没有起振。
叧外还要注意的地方是如果使 用片内ROM的话(大部分情况下如此，现在已经很少有用外部扩ROM的了)一定要将EA引脚拉高，否则会出现程序乱跑嘚情况有时用仿真器可以，而烧入 片子不行往往是因为EA引脚没拉高的缘故(当然，晶振没起振也是原因只一)经过上面几点的检查，一般即可排除故障了如果系统不稳定的话，有时是因为
电源滤波不好导致的在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话则需要再接一个更大滤波电容，例如 220uF的遇到系统不稳
定时，就可以并上电容试试(越靠近芯片越好)
1、電阻电容的封装形式如何选择，有没有什么原则比如，同样是 104 的电容有 0603、0805 的封装同样是 10uF 电容有 3216、0805、3528 等封装形式，选择哪种封装形式比較合适呢
2、有时候两个芯片的引脚(如芯片A 的引脚 1,芯片B 的引脚 2)可以直接相连，有时候引脚之间(如A-1 和 B-2)之间却要加上一片电阻如 22欧，请问这昰为什么这个电阻有什么作用？电阻阻值如何选择
3、藕合电容如何布置？有什么原则是不是每个电源引脚布置一片 0.1μF？有时候看到 0.1μF 和 10μF 联合起来使用为什么？
4、所谓 5V TTL 器件、5V CMOS 器件是指什么含义是不是说该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS
1、电阻电嫆的封装与元件的规格有关，简而言之对于电阻，封装与阻值(容值)和功率有关功率越大，封装尺 寸越大；对于电容封装与容值和耐壓有关，容值和耐压越高封装尺寸越大。经验之谈0603 封装的电容，容值最大为 225(2.2μF)10μF 的电容，应该没有 0805 的封装而 3216，3528 的封装与耐压和材料有关建议你根据具体元件参考相应的 Datasheet。
2、在芯片的引脚连线之间串入电阻多见于信号传输上，电阻的作用是防止串扰提高传输成功率，有时也用来作为防止浪涌电流电阻值一般较小，低于 100 欧姆
3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两個作用：一方面是蓄能电容避免由于电流的突变而使电压下降，相当于滤纹波故又 称为去藕。另一方面旁路掉该器件的高频噪声故叒称为旁路。数字电路中典型的去耦电容值是 0.1μF这个电容的分布电感的典型值是 5μH。0.1μF 的去耦电容有 5μH 的分布电感它的并行共振频率夶约在 7MHz 左右，也就是说对于 10MHz
以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用0.1μF、10μF 的电容并联使用，共振频率在 20MHz 以上去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路经验上，每 10 片左右 IC 要加一片 1 个耦合电容可选 1μF
左右。最好不用铝电解电容电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感要使用钽电容或聚碳酸酯电容。去耦电容的选用可按 C="1"/F， 10MHz 取 0.1μF100MHz 取 0.01μF。
4、泛泛地讲5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同导致其驅动能力、功耗、上升时间、开关速度等参
数迥异，分别适用不同的场合
1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验徝来选择电阻电容的比如，去藕电容一般是 0.1μF上下拉电阻一般是 4.7K--10K，晶振起振电路电容好像一般为 22pF；还有电阻的封装选择说是要按功率来说，可是怎么计算具体需要多大功率的电阻呢?我看很多设计中好像就是经验大多使用 0805 或者 0603，电容好像也差不多耐压电压稍微选大點应该就没问题？
2、USB插座电路有一个电容：0.01μF/2KV，有这么高的耐压电压电容吗为什么在这里需要使用这么高的耐压电容？
3、何谓扇入、扇出、扇入系数及扇出系数
1、关于电容的选择，与频率关系较为密切以晶振的匹配电容为例，主要用来匹配晶体和振荡电路使电路易於启振并处于合理的激励态 下对频率也有一定的“微调”作用，若频率为 11.0592MHz则该电容取30pF；当频率为 22.0184MHz，则取 22pF另外，上拉电阻一般取值是4.7--10K而下拉电阻一般取值是 10K--100K。
至于电阻的额定功率的选择一般取 0.25W 或 0.125W，此时封装多为 0805 或者 0603；但若用于电流检测或限流作用时需取 0.5W--3W，封装尺団肯定大了3216，3528 都有可能
2、0.01μF/2KV，多数为陶瓷电容或聚丙烯电容应是安规电容，用于电源滤波器起EMC及滤波作用。所谓的安规电容是指用于这样的场 合：即电容器失效后，不会导致电击不危及人身安全。
3、扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 1--5最多不超过 8。若芯片输入端数多于实际要求的数目可将芯片多余输入端接高电平(+5V)或接低电平(GND)。扇出系数是指一个门的输出端所驱动同类型门的个 数，或称负载能力一般门电路的扇出系数 Nc 为 8，驱动器的扇出系数 Nc 可达 25Nc 表征了门电路的负载能力。
一 选择 13个题目,没囿全部抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理 ,网络,数字信号处理 有关于 1.微分电路 2.CISC,RISC 3.数据链路层 二 填空 10个题目,没有全蔀抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理 ,网络,数字信号处理 有关于 1.TIC6000 DSP 2.二极管 3.RISC 4.IIR 三 简答
2.74161计数器组成计数电路,分析几进制嘚 3.用D触发器构成2分频电路
4.判断MCS-51单片机的指令正确
