逻辑电路：用NAND和NOT组成OR电路？

来源：蜘蛛抓取(WebSpider) 时间：2022-06-08 09:31 标签： 逻辑电路和时序电路的区别

逻辑门是在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。

  • 与门：又称与电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）。
  • 或门：又称或电路。如果几个条件中，只要有一个条件得到满足，某事件就会发生，这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门。
  • 非门：又称反相器。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。
  • 与非门：和与门不同，与非门将两个高信号作为0处理，而将所有其他组合作为1处理。
  • 或非门：和或门不同，如果输入在任何组合中记录零信号，则会产生1，而非高信号。
  • 缓冲门：处理方式和与非门相反，它会将信号从输入传至输出，中间不会发生变化。

RS欧时电子为您提供了不同品牌的逻辑门，如、、、、等多款不同规格、型号的产品供您挑选，从而满足不同的应用场景需求。

欢迎查看和订购欧时电子的逻辑门及相关产品，订购现货24小时内发货，线上下单满额免运费。

题目内容 （请给出正确答案）

31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）

32、画出Y=A*B+C的cmos电路图。（科广试题）

33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）

分布式映射与集中式映射

在上一篇文章( )中，我们已经讨论了K-Map的设计以及基于将它们映射为来表示它们的各种形式。

在本文中，我们将研究如何在K-Map上映射这些最小项和最大项表达式，以及如何将它们包围成组？

  1. 在本文中，将遵循的约定是映射最小项表达式。 由于minterm和maxterm表达式具有互补关系[(F的POS)=(F'的SOP)']，我们还可以使用minterm表达式进行一些操作来解决maxterm问题。

  2. 在K-Map上映射表达式时，需要注意的一件事是，K-Map的高位LHS字母始终代表MSB位，高位RHS上的字母代表LSB位。 对于Ex：如果要在3变量K映射上映射m7 ( 7以二进制表示为111或以最小项表示为ABC)，则A位是MSB位， C位是LSB位。

  3. 在映射SOP表达式时，我们在K-Map中代表最小项的块中放入1，在其他地方将0放入。

  4. 在映射POS表达式时，我们在代表最大项的K-Maps块中放置0，在其他地方放置1。

在K-Map中映射表达式后，为了简化布尔表达式，在K-Map中将1的对，四边形和八位组圈起来。

在2、3和4变量K映射中，垂直或水平放置的两个相邻1被包围。 应当注意，对角相邻的1永远不会被包围。

在K-Map中，如果四个1在垂直，水平或正方形的方向上相邻，则将它们围在一起。

在K-Map中环绕的八个相邻的1被称为八位位组。 它们可以垂直或水平存在。

环绕1的组时，始终牢记将具有最大1的组一起环绕，即，首先环绕八位字节，然后依次按四边形和对。 也可以在一个以上的环绕组中使用相同的1，这些组称为重叠组。

制作数量最多的一组1时，可以滚动K-Map。 可以按以下方式进行组滚动：K-Map的LHS接触RHS，K-Map的顶部接触K-Map的底部。 滚动显示为在组的两侧都将其包围。 可以滚动以获得八位位组，四位或四位。

在包围组时，某些组的所有1可能被其他组重叠。 这样的组称为冗余组，我们需要消除这些冗余组。 在下面的给定圆中，带圆圈的圆是多余的圆，因为其所有元素已经被其他组覆盖。

示例1：将布尔函数F(A，B，C)= ∑(1、2、5、6)映射到三变量K-Map上，并将它们围成适当的组。

从上面给出的布尔函数，我们可以推断出它是最小项的表达式。 因此，我们将绘制用于SOP表示的K-Map，并在提供最小项的位置放置1。

示例2：将布尔函数F(w，x，y，z)= ∑(1、3、5、7、8、9、10、11、12、14)映射到四个变量K-Map上，并对其进行环绕将它们分成适当的组。

从上面给出的布尔函数，我们可以推断出它是最小项的表达式。 因此，我们将绘制用于SOP表示的K-Map，并在提供最小项的位置放置1。

分布式映射与集中式映射

我要回帖

更多关于 逻辑电路和时序电路的区别 的文章

 

随机推荐