这张电路图里这两个电阻的作用是什么？

来源：蜘蛛抓取(WebSpider) 时间：2022-05-07 01:29 标签： 电路图的主要用途之一是什么

TTL逻辑门输入端通过小电阻入地,相当于接低电平；
通过大电阻入地,相当于接高电平；
如果接在Vcc上,无论是直接相连、通过小电阻、通过大电阻,都是输入的高电平；
大电阻指的是大于“开门电阻”,小电阻指的是小于“关门电阻”.
OC门的输出相“线与”,两个OC门的输出只要有一个为0,则输出就是0,否则为1.
解释：OC 指的是开集电极输出,NPN三极管发射极接地,从集电极输出.显然如果三极管开通,则集电极为0；如果不开通,集电极悬空的话,既不是1也不是0,所以往往要通过外接电阻连到Vcc,
两OC门三极管集电极连在一起,又通过电阻接到Vcc,当然是只要一个开通,输出就是0

没有画图,因为上传图片很可能不能提交,见谅.

如图，请问该电路图中，电阻R2，R3，R4，R5的作用是什么，求各位大神指点！！！

“该电路图中，电阻R2，R3，R4，R5的作用是什么”
R2和R3是光耦的负载电阻，后级由此取得光耦输出信号。
R4和R5看不出来是什么作用。



“该电路图中，电阻R2，R3，R4，R5的作用是什么”
R2和R3是光耦的负载电阻，后级由此取得光耦输出信号。

不要R2，R3可以吗？

“不要R2，R3可以吗？” 绝对不可以。 R2R3若开路，光耦漏电流即足以将后级74LVC2G17(同相施密特)输入端拉到高电平。R2R3若短路，光耦一次有电流(发光)时光耦直接烧毁。  发表于 16:48



不要R2，R3可以吗？

“不要R2，R3可以吗？”
R2R3若开路，光耦漏电流即足以将后级74LVC2G17(同相施密特)输入端拉到高电平。R2R3若短路，光耦一次有电流(发光)时光耦直接烧毁。

不要R2，R3是指开路吧。这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的，maychang老师你觉得呢 

好的，知道了，谢谢你了  发表于 17:10



“不要R2，R3可以吗？”
R2R3若开路，光耦漏电流即足以将后级74LVC2G17(同相施密特)输入 ...

好的，知道了，谢谢你了


“不要R2，R3可以吗？”
R2R3若开路，光耦漏电流即足以将后级74LVC2G17(同相施密特)输入 ...

不要R2，R3是指开路吧。这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的，maychang老师你觉得呢

“这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的” 一点错也没有。 如果这两支电阻为开路，光耦不导通(关断)时不能保证后级输入为低电平。  发表于 19:29

个人签名作为一个水军，就是尽量的多回帖，因为懂的技术少，所以回帖水分大，见谅！
EEWORLD开发板置换群：，——电工们免费装β的天堂，商家勿入！加群暗号：喵



不要R2，R3是指开路吧。这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的，maychang老师你觉得 ...

“这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的”
如果这两支电阻为开路，光耦不导通(关断)时不能保证后级输入为低电平。


不要R2，R3是指开路吧。这两个电阻我认为是光耦不导通的时候，提供下拉得到低电平的，maychang老师你觉得 ...

那R4和R5的作用是什么啊，求指点

R4，R5的功能不太理解，大概猜测是一些环境测试下给端口信号做的保护吧，比如静电  发表于 14:57



那R4和R5的作用是什么啊，求指点

R4，R5的功能不太理解，大概猜测是一些环境测试下给端口信号做的保护吧，比如静电

个人签名作为一个水军，就是尽量的多回帖，因为懂的技术少，所以回帖水分大，见谅！
EEWORLD开发板置换群：，——电工们免费装β的天堂，商家勿入！加群暗号：喵


上拉电阻是直接接在电源上，接二极管的时候电阻末端是高电平，下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。

左边的是上拉电阻示意图，右边的是下拉电阻示意图，换句换说，上拉电阻在开关S1断开情况下，C1点提供的是高电平，当S1闭合时，C1点提供低电平，下拉电阻在开关S2断开情况下在C2点提供的是低电平，当开关S2闭合时，在C2点提供高电平。

根据这两种特性可以在不同器件选用，比如共阴共阳数码管驱动，单片机IO引脚等灵活使用。当然要注意在下拉电阻使用时，在output2的位置一定要加限流电阻，否则会引起D2线路电流过大，类似短路。

当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

原则和上拉电阻是一样的，下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。

2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

参考资料来源：百度百科——下拉电阻

我要回帖

更多关于 电路图的主要用途之一是什么 的文章

 

随机推荐