半导体90nm工艺半导体工作现在好找吗

同方知网数字出版技术股份有限公司
地址:北京清华大学 84-48信箱 大众知识服务


1971年Intel发布了第一个处理器4004,它采鼡10微米90nm工艺半导体生产仅包含2300多个晶体管,而45年后的今天Intel现在规模最大的是代号Knights Landing的新一代Xeon Phi处理器,14nm90nm工艺半导体制造核心面积超过700mm2,擁有72亿个晶体管具备惊人的76个x86核心,搭配16GB MCDRAM缓存现在的CPU能变得这么庞大当然得归功于半导体90nm工艺半导体的发展。

对半导体90nm工艺半导体的掌握不仅影响CPU复杂度还会影响公司的命运。Intel的处理器已经进入14nm90nm工艺半导体节点了AMD的FX处理器还停留在32nm90nm工艺半导体上,要知道多年前AMD与Intel在半导体90nm工艺半导体上的差距可没有现在这么大因为AMD之前也是有自己的晶圆厂的,90nm工艺半导体掌握在自己手中现在已经变成了无晶圆企業,90nm工艺半导体进步需要依赖GlobalFoundries或者TSMC等代工厂今天我们的超能课堂就要来探讨一下这个问题——先进的半导体90nm工艺半导体到底能带来什么影响呢?

说到具体影响之前我们得先提一提主宰半导体发展的金科玉律——摩尔定律。1965年仙童半导体公司的工程师戈登·摩尔撰文指出半导体电路集成的晶体管数量将每年增加一倍,性能提升一倍之后又修正为每两年增加一倍,这就是著名的摩尔定律而半导体工业的发展已经符合摩尔定律超过半世纪了,虽然近几年有放缓迹象但是摩尔定律依然会持续下去。

▲Intel对半导体90nm工艺半导体的进展预期

按照摩尔萣律的发展趋势晶体管的栅极间距每两年会缩小0.7倍,在1971年推出的10μm处理器后经历了6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm还有現在最新的14nm,半导体90nm工艺半导体制程正在变得越来越小而这样做有什么好处呢?

优点之一:制程越小就能塞下更多的晶体管成本下降

CPU嘚生产是需要经过7个工序的,分别是:硅提纯切割晶圆,影印蚀刻,重复、分层封装,测试而当中的蚀刻工序是CPU生产的重要工作,也是重头技术简单来说蚀刻就是用激光在硅晶圆制造晶体管的过程,蚀刻这个过程是由光完成的所以用于蚀刻的光的波长就是该技術提升的关键,它影响着在硅晶圆上蚀刻的最小尺寸也就是线宽。

现在半导体90nm工艺半导体上所说的多少nm90nm工艺半导体其实是指线宽也就昰芯片上的最基本功能单位门电路的宽度,因为实际上门电路之间连线的宽度同门电路的宽度相同所以线宽可以描述制造90nm工艺半导体。縮小线宽意味着晶体管可以做得更小、更密集而且在相同的芯片复杂程度下可使用更小的晶圆,于是成本降低了

▲Intel不同制程90nm工艺半导體的成本、核心面积进化路线图

优点之二:频率更高,电压更低

更先进半导体制造90nm工艺半导体另一个重要优点就是可以提升工作频率缩減元件之间的间距之后,晶体管之间的电容也会降低晶体管的开关频率也得以提升,从而整个芯片的工作频率就上去了

另外晶体管的呎寸缩小会减低它们的内阻,所需导通电压会降低这代表着CPU的工作电压会降低,所以我们看到每一款新CPU核心其电压较前一代产品都有楿应降低。另外CPU的动态功耗损失是与电压的平方成正比的工作电压的降低,可使它们的功率也大幅度减小

90nm工艺半导体升级的障碍:漏電流

然而半导体90nm工艺半导体是不可能一直无下限的缩小制程的,漏电流这个问题是当中一个重要因素在场效应晶体管的门与通道之间是囿一层绝缘的二氧化硅的,作用就是防止漏电流的这个绝缘层越厚绝缘作用越好,然而随着90nm工艺半导体的发展这个绝缘层的厚度被慢慢削减,原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电流随后泄漏的电流又增加了芯片额外的功耗。

▲传统90nm工藝半导体制造的晶体管(左)与3D晶体管(右)模型对比黑色部分就是绝缘层

要解决漏电流这个问题,继续沿用以往的90nm工艺半导体是不可能的2007年Intel在45nm这个节点就引入了HKMG90nm工艺半导体,而在2011年Intel在22nm节点导入了3D晶体管也就是FinFET90nm工艺半导体它们都可以有效降低漏电率。

▲22nm 3D晶体管比32nm90nm工艺半导体大大降低了漏电流

在改善90nm工艺半导体的同时科研人员很早就开始寻找新的半导体材料,包括砷化镓、碳纳米管甚至量子阱晶体管2015年IBM及合作伙伴三星、GlobalFoundries率先展示了7nm90nm工艺半导体芯片,使用的就是硅锗材料使用这种材料的晶体管开关速度更快,功耗更低而且密度更高,可以轻松实现200亿晶体管晶体管密度比目前的硅基半导体高出一个量级。

90nm工艺半导体升级使功耗密度上升

另外在2012年Intel发布22nm90nm工艺半导体嘚Ivy Bridge时,大家都发现这款处理器比上一代Sandy Bridge温度要高相当多当时有个解释就是IVB的核心面积下降而晶体管密度上升,因此功耗密度比SNB要高而接触面积的减少使得散热效率降低,这听上去很有道理但是导致IVB高温的原因并不是这个

SNB上使用的一直是fluxless solder(无钎剂焊料),而IVB上改用了TIM膏(类似硅脂)这二者的导热系数明显不同,前者可达80 W/mK而TIM膏只有5 W/mK,不少外媒对IVB处理器进行了开盖测试更换导热系数更高的液态金属散熱膏后温度会下降15-20℃之多。所以更先进的90nm工艺半导体会使功耗密度上升这个未必是成立的

半导体90nm工艺半导体是决定各种集成电路性能、功耗的关键,这篇课堂中我们简单介绍了先进90nm工艺半导体带来的两大好处——晶体管密度提升从而降低了成本其次就是晶体管频率提高,性能提升而功耗降低但是半导体90nm工艺半导体发展到现在已经接近10nm,再往下90nm工艺半导体升级的困难越来越大科技公司迫切需要寻找新嘚材料、技术来突破障碍。在这一点上Intel已经表达了他们的自信,表示7nm节点上公司将重回摩尔定律正轨保持2年升级一次90nm工艺半导体的节奏。

1. 分别简述RVD 和GILD 的原理它们的优缺點及应用方向。(第二章ppt15-18)

答:RVD(快速气相掺杂)是一种掺杂剂从气相直接向硅中扩散、并能形成超浅结的快速掺杂90nm工艺半导体它是利用快速热处理过程将处在掺杂气氛中的硅片快速均匀地加热至所需要的温度,同时掺杂剂发生反应产生杂质原子杂质原子直接从气态转变为被硅表面吸附的固态,然后进行固相扩散完成掺杂目的。优点:同普通扩散炉中的掺杂不同快速气相产咱在硅片表面上并未形成含有雜质的玻璃层;同离子注入相比,RVD技术的潜在优势是:它并不受注入所带来的一些效应的影响如:沟道效应、晶格损伤或使硅片带电。缺点:对于选择气相扩散来说采用快速气相掺杂90nm工艺半导体仍需要掩膜。另外快速气相掺杂仍然要在较高的温度下完成。杂质分布是非理想的指数形式类似固态扩散,其峰值处于表面处应用方向:RV D在ULSI90nm工艺半导体中得到广泛地应用,例如对DRAM中电容的掺杂深沟侧墙的摻杂,甚至在CMOS浅源漏结的制造中也采用快速气相掺杂技术

GILD(气相浸没激光掺杂)原理:用准分子激光器产生高能量密度的短脉冲激光,照射处于气态源中的硅表面硅表面因吸收能量而变为液态层,同时气态掺杂源由于热解或光解作用产生杂质原子同过液相扩散,杂质原子进入这个很薄的液体层溶解在液体层中的杂质扩散速度比在固体中高八个数量级以上,因而杂质快速并均匀地扩散到整个熔化层中当激光照射停止后,已经掺有杂质的液体层通过固相外延转变为固态结晶体由液体变为固态结晶体的速度非常快。在结晶的同时杂質也进入激活的晶格位置,不需要近一步退火过程而且掺杂只发生在表面的一薄层内。优点:由于硅表面受高能激光照射的时间很短洏且能量又几乎都被表面吸收,硅体内仍处于低温状态不会发生扩散现象,体内的杂质分布没有收到任何扰动;硅表面溶化层的深度由噭光束的能量和脉冲时间锁决定因此,可根据需要控制激光能量密度和脉冲时间达到控制掺杂深度的目的;应用方向:采用这种方法可鉯得到=突变型杂质分布、超浅深度和极低额串联电阻这种技术队90nm工艺半导体作出了极大的简化,成功地应用于MOS和双极期间的制造中

2. 集荿电路制造中有哪几种常见的扩散90nm工艺半导体?各有什么优缺点(第二章ppt8-14)

答:有三种扩散90nm工艺半导体:固态源扩散,液态源扩散和气态源擴散优缺点: 固态源扩散:

1).开管扩散,温度对杂质浓度有着直接影响;开管扩散的重复性和稳定性都很好

2).箱法扩散,箱法扩散的矽表面浓度基本由扩散温度下杂质在硅中的固溶度决定均匀性较好。

3).涂源法扩散表面浓度很难控制,而且又不均匀

液态源扩散:系统简单,操作方便成本低,效率高重复性和均匀性都很好。扩散过程中应准确控制炉温、扩散时间、气体流量和源温等源瓶的密葑性要好,扩散系统不能漏气

气态源扩散:气态杂质源多为杂质的氢化物或者卤化物,这种气体的毒性很大且易燃易爆。

3. 杂质原子的擴散方式有哪几种它们各自发生的条件是什么?从原子扩散的角度举例说明氧化增强扩散和氧化阻滞扩散的机理(第二章ppt20-24 51-52) 答:杂质原子嘚扩散方式有以下几种:

①交换式:两相邻原子由于有足够高的能量,互相交换位置

②空位式:由于有晶格空位,相邻原子能移动过来

③填隙式:在空隙中的原子挤开晶格原子后占据其位,被挤出的原子再去挤出其他原子

④在空隙中的原子在晶体的原子间隙中快速移動一段距离后,最终或占据空位或挤出晶格上原子占据其位。

以上几种形式主要分成两大类:①替位式扩散(①交换式/②空位式);②填隙式扩散替位型杂质原子落在晶格位置上的杂质在晶格位置上势能相对最低,而间隙处是势能最高位置

填隙型杂质存在于晶格间隙的杂質。以间隙形式存在于硅中的杂质主要是那些半径较小、不容易和硅原子键合的原子。

氧化增强扩散(OED)机理

硅氧化时在Si-SiO2界面附近产生了夶量的填隙Si原子,这些过剩的填隙Si原子在向硅内扩散的同时不断与空位复合,使这些过剩的填隙Si原子的浓度随深度而降低在表面附近,过剩的填隙Si原子可以和替位B相互作用从而使原来处于替位的B变为填隙B。当填隙B的近邻晶格没有空位时填隙B就以填隙方式运动;如果填隙B的近邻晶格出现空位时,填隙B又可以进入空位变为替位B这样,杂质B就以替位-填隙交替的方式运动其扩散速度比单纯的替位式扩散偠快。而在氮化硅保护下的硅不发生氧化这个区域中的杂质扩散只能通过空位机制进行扩散,所以氧化区正下方B的扩散结深大于氮化硅保护区正下方的扩散结深磷在氧化气氛中的扩散也被增强,其机制与硼相同

用锑代替硼的扩散实验表明,氧化区正下方锑的扩散结深尛于氮化硅保护区下方的扩散结深说明在氧化过程中锑的扩散被阻滞。这是因为控制锑扩散的主要机制是空位在氧化过程中,所产生嘚过剩间隙硅原子在向硅内扩散的同时不断地与空位复合,使空位浓度减小从而降低了锑的扩散速度。

4. 写出菲克第一定律和第二定律嘚表达式并解释其含义。(第二章ppt27-29)

?C(x,t)答:菲克第一定律:J??D (C:杂质浓度 D:扩散系数 ,J:材料?x

解释:如果在一个有限的基体中杂质浓度C(x, t)存在梯度分布则杂质将会产生扩散运动,杂质的扩散流密度 J 正比于杂质浓度梯度比例系数D定义为杂质在基体中的扩散系数。

菲克第二萣律:?C(x,t)???C(x,t)???D? ?t?x??x?

解释:在非稳态扩散过程中在距离x处,浓度随时间的变化率等于该处的扩散通量随距离变化率的负徝

5. 以P2O5 为例,多晶硅中杂质扩散的方式及分布情况(第二章ppt56)

答:在多晶硅薄膜中进行杂质扩散的扩散方式与单晶硅中的方式是不同的,因为多晶硅中有晶粒间界存在所以杂质原子主要沿着晶粒间界进行扩散。

①晶粒尺寸较小或晶粒内的扩散较快以至从两边晶粒间界姠晶粒内的扩散相互重叠。

②晶粒较大或晶粒内的扩散较慢所以离晶粒间界较远处杂质原子很少。 ③与晶粒间界扩散相比晶粒内的扩散可以忽略不计。

所以多晶扩散要比单晶扩散快得多其扩散速度一般要大两个数量级。

6. 分别写出恒定表面源扩散和有限表面源扩散的边堺条件、初始条件、扩散杂质的分布函数简述这两种扩散的特点。(第二章PPT--3031;34,35) 答:

恒定表面源扩散杂质分布函数:

7. 什么是两步扩散90nm笁艺半导体,其两步扩散的目的分别是什么(第二章PPT--38)

答:实际的扩散温度一般为900-1200℃,在这个温度范围内杂质在硅中的固溶度随温度變化不大,采用恒定表面源扩散很难通过改变温度来控制表面浓度而且很难得到低表面浓度的杂质分布形式。

第一步称为预扩散或者预澱积:在较低温度下采用恒定表面源扩散方式。在硅片表面扩散一层数量一定按余误差函数形式分布的杂质。由于温度较低且时间較短,杂质扩散的很浅可认为杂质是均匀分布在一薄层内,目的是为了控制扩散杂质的数量

第二步称为主扩散或者再分布:将由预扩散引入的杂质作为扩散源,在较高温度下进行扩散主扩散的目的是为了控制表面浓度和扩散深度。

8. 假设进行一次受固溶度限制的预淀积擴散从掺杂玻璃源引入的杂质总剂量为Q cm-2。

(1)如果这次预淀积进行了总共t 分钟若预淀积温度不变,引入3Q cm-2 的杂质需要多长时间

(2)预澱积后再进行推进扩散,要求推进的杂质足够深使得最后表面杂质浓度等于其固溶度Cs 的1%。若已知预淀积过程中的(Dt)predop推导出推进扩散过程Φ(Dt)drive-in 的表达式。(第二章PPT--30,34)

)由Q(t)?要9t分钟

)第一个阶段是恒电源扩散,根据公式Qt?

进扩散根据 t??Q24CsD22。当温度不变引入3Q cm-2的杂质需Q(t)作推

9. 简述几种常用的氧化方法及其特点。第二章PPT65--71)

答:SiO2化学性质比较稳定不溶于水也不跟水反应。是酸性氧化物不跟一般酸反应。气态氟化氫跟二氧化硅反应生成气态四氟化硅跟热的浓强碱溶液或熔化的碱反应生成硅酸盐和水。

结晶型SiO2 结构 由Si-O四面体在空间规则排列构成每個顶角的O原子与两个相邻四面体中心的Si原子形成共价键。中心是Si原子四个顶点上是O原子,顶角上的4个O原子正好与Si原子的4个价电子形成共價键相邻的Si-O四面体是靠Si-O-Si键桥连接。

无定形SiO2 的结构 Si-O四面体的空间排列没有规律Si-O-Si键桥的角度不固定在110-180°之间,峰值144°。Si-O四面体在空间的排列无规则,大部分O与相邻的两个Si-O四面体的Si形成共价键(称为桥键氧)也有一部分只与一个Si-O四面体的Si形成共价键(称为非桥键氧)

区别:晶体硅通常呈正四面体排列,每一个硅原子位于正四面体的顶点并与另外四个硅原子以共价键紧密结合。这种结构可以延展得非常庞大从而形成稳定的晶格结构。而无定性硅不存在这种延展开的晶格结构原子间的晶格网络呈无序排列。

(a) 扩散刚开始只有靠近表面的SiO2转變为含磷的玻璃体。

(b) 大部分SiO2层已转变为含磷的玻璃体

(c) 整个SiO2层都转变为含磷的玻璃体。

(d) 在SiO2层完全转变为玻璃体后又经过一定时间,SiO2层保護的硅中磷已经扩进一定深度

12. 简述杂质在SiO2 的存在形式及如何调节SiO2 的物理性质。(第二章PPT86,87)

答:热氧化层中可能存在各种杂质大体可以汾为两周:网络构成者和网络改变者。

调节SiO2 的物理性质:

网络构成者:一些杂质会被有意掺入热淀积SiO2中用来改善它的物理性质和电学特性,它们可以调节有氧桥和无氧桥的比例使得SiO2的强度上升或者下降。

网络改变者:存在于SiO2网络间隙的杂质为网络改变者一般以离子形式存在,离子半径较大替代硅的可能性很小。网络改变者往往以氧化物形式进入SiO2中进入网络之后便离化,并把氧离子交给SiO2网络网络Φ氧的增加,使非桥键氧的浓度增大SiO2网络的强度减弱。

13. 简述常规热氧化办法制备SiO2 介质薄膜的动力学过程并说明在什么情况下氧化过程甴反应控制或扩散控制。(第二章PPT91,92)

答:热氧化过程主要分为以下三个过程:

1)氧化剂从气体内部以扩散形式穿过滞留层运动到气体SiO2界面;

2)氧化剂以扩散方式穿过SiO2层到达 SiO2-Si界面;

3)氧化剂在Si表面与Si反应生成SiO2。

如果扩散系数DSiO2很大此时,进入SiO2中的氧化剂快速扩散到SiO2-Si界面处茬界面处氧化剂与Si反应生成SiO2的速率很慢,造成氧化剂在界面处堆积趋向于SiO2表面处的浓度。此时SiO2生长速率由Si表面的化学反应速率控制,稱为反应控制

当氧化剂在SiO2中的扩散系数DSiO2很小时,氧化剂以扩散方式通过SiO2层运动到SiO2-Si界面处的数量极少与Si立即发生反应生成SiO2 ,在界面处没囿氧化剂的堆积浓度趋于零。因扩散速度太慢而大量氧化剂堆积在SiO2的表面处,浓度趋向于同气相平衡时的浓度Co此时,SiO2的生长速率主偠由氧化剂在SiO2中的扩散速度决定称为扩散控制。

14. 说明影响氧化速率的因素(第二章PPT 105-110)

答:影响氧化速率的因素有:

氧化剂分压:因为岼衡情况下,SiO2中氧化剂的浓度Co=HPg而抛物型速率常数B=2DSiO2Co/N1,所以气体中的氧化剂分压Pg是通过氧化剂的浓度对速率常数B产生影响B与Pg成正比关系。A與氧化剂分压无关;

氧化温度:温度对抛物型速率常数B的影响是通过氧化剂在SiO2中扩散系数DSiO2产生的由B=2DSiO2Co/N1可知,B与温度之间也是指数关系

晶向:抛物型氧化速率常数B,与硅衬底晶向无关这是因为在氧化剂压力一定的条件下,B的大小只与氧化剂在SiO2中的扩散能力有关线性氧化速率常数

B/A则强烈地依赖于晶面的取向,因为在氧化剂分压不是很低时气相质量输运系数 h>>ks在这种情况下线性氧化速率常数的大小主要甴化学反应常数ks决定,即由硅表面处的原子经化学反应转变为SiO2的速率决定

杂质影响:如掺氯,在干分子氧中加入少量(1%~3%)卤素能够显著妀善SiO2特性

15. 简述在热氧化过程中杂质再分布的四种可能情况。

掺有杂质的硅在热氧化过程中在Si-SiO2界面上的平衡杂质浓度之比定义为分凝系數。

m=杂质在硅中的平衡浓度

杂质在二氧化硅中平衡浓度

热氧化过程中杂质再分布有以下四种情况:

①m<l且在SiO2中是慢扩散的杂质。也就是說在分凝过程中杂质通过SiO2表面损失的很少硼就是属于这类。再分布之后靠近界面处的SiO2中的杂质浓度比硅中高硅表面附近的浓度下降。

②m<1且在SiO2中是快扩散的杂质。因为大量的杂质通过SiO2表面跑到气体中去杂质损失非常厉害,使SiO2中的杂质浓度比较低但又要保证界面两邊的杂质浓度比小于1,使硅表面的杂质浓度几乎降到零在H2气氛中的硼就属于这种情况。

③m>1且在SiO2中慢扩散的杂质。再分布之后硅表面附近的杂质浓度升高磷就属于这种杂质。

④m>l且在SiO2中快扩散的杂质。在这种情况下虽然分凝系数大于1,但因大量杂质通过SiO2表面进入氣体中而损失硅中杂质只能不断地进入SiO2中,才能保持界面两边杂质浓度比等于分凝系数最终使硅表面附近的杂质浓度比体内还要低,鎵就是属于这种类型的杂质

(1)在1200℃下,采用H2O 氧化使厚度增加0.5um 需要多少时间?

(2)在1200℃下,采用干氧氧化增加同样的厚度需要多尐时间?

所需数据见下表玻尔兹曼常数k=1.38×10-23。

(2)在12000下干氧条件下:

初始氧化需要时间为2.206hr,增长到0.8微米需要14.217hr,因此增长同样的厚度需要12hr

17. Si-SiO2 堺面电荷有哪几种?简述其来源及处理办法

(1)可动离子电荷Qm

来源:主要来源于Na+等网络改变者。

解决办法:为了降低Na+的玷污可以在90nm工藝半导体过程中采取预防措施包括

①使用含氯的氧化90nm工艺半导体;

②用氯周期性地清洗管道、炉管和相关的容器;

③使用超纯净的化学物質;

④保证气体及气体传输过程的清洁。另外保证栅材料不受玷污也是很重

(2)氧化层陷阱电荷Qot

来源:在氧化层中有些缺陷能产生陷阱這些缺陷有:①悬挂键;②界面陷阱;⑤硅-硅键的伸展;④断键的氧原子(氧的悬挂键);⑤弱的硅-硅键(它们很容易破裂,面表现电学特性)⑥扭曲的硅-氧键;⑦Si-H和Si-OH键。产生陷阱电荷的方式主要有电离辐射和热电子注入等

解决办法:减少电离辐射陷阱电荷的主要方法有三种:

①選择适当的氧化90nm工艺半导体条件以改善SiO2结构为抗辐照,氧化最佳90nm工艺半导体

条件常用1000℃干氧氧化。

②在惰性气体中进行低温退火(150-400℃)可鉯减少电离辐射陷阱

③采用对辐照不灵敏的钝化层,例如A12O3Si3N4等。

(3)氧化层固定电荷Qf

来源:通常是由Si-SiO2之间过渡区的结构改变引起的该區中存在有过剩的硅离子,在氧化过程中与晶格脱开但还未完全与氧反应

处理办法:快速退火能有效地减小氧化层固定电荷密度。

(4)堺面陷阱电荷Qit

来源:界面处存在的不完整化合价及不饱和键使得电子和空穴可以很容易地被俘获。

处理办法:界面态密度与衬底晶向、氧化层生长条件和退火条件密切有关在相

同的90nm工艺半导体条件下、(111)晶向的硅衬底产生的界面态密度最高,(100)晶向的最低通过采用特殊的退火90nm工艺半导体可以有效减少界面态密度。

18. 下图为一个典型的离子注入系统

(1)给出1~6 数字标识部分的名称,简述其作用

(2)阐述部件2 嘚工作原理。

(1)1-离子源、2-分析磁块和分析光阑(质量分析器)、3-加速器、4-中 性束闸和中性束阱、5-扫描系统、6-法拉第杯

(2)原理:带电离孓在磁场中受洛伦磁力作用运动轨迹发生弯曲,由离子源引出的离子流含有各种成分其中大多数是电离的。离子束进入一个低压腔体內该腔体内的磁场方向垂直于离子束的速度方向,利用磁场对荷质比不同的离子产生的偏转作用大小不同最后在特定位置采用一个狭縫,可以将所需的离子分离出来

Fa? 洛伦兹力 向心力 Fm?evBR 12 进入质量分析器进入质量分析器后E?mvE?eVa前的离子能量 的离子能量 2

19. 离子在靶内运动时,损失能量可分核阻滞和电子阻滞解释什么是核阻滞、电子阻滞?两种阻滞本领与注入离子能量具有何关系

核阻滞即核碰撞,是注入離子与靶原子核之间的相互碰撞因两者质量是一个数量级,一次碰撞可以损失较多能量且可能发生大角度散射,使靶原子核离开原来嘚晶格位置留下空位,形成缺陷

电子阻滞即电子碰撞,是注入离子与靶内自由电子以及束缚电子之间的相互碰撞因离子质量比电子夶很多,每次碰撞离子能量损失很少且都是小角度散射,且方向随机故经多次散射,离子运动方向基本不变 r

在低能区:核阻滞本领占主要地位,电子阻滞可以忽略不计;

在中能区:核阻滞本领和电子阻滞本领同样重要必须同时考虑;

在高能区:电子阻滞本领占主导哋位,核阻滞本领基本忽略

核阻滞本领随注入离子能量的增加先增强后减弱;电子阻滞本领与注入离子能量的平方根成正比。

20. 采用无定形掩膜的情况下进行注入若掩蔽膜/衬底界面的杂质浓度减少至峰值浓度的1/10000,掩蔽膜的厚度应为多少用注入杂质分布的射程和标准偏差寫出表达式。

21. As 注入到轻掺杂的P 型Si 衬底内能量75eV,剂量为1×1014cm-2硅片相对于离子束做7°倾斜,使其貌似非晶。假设对注入区进行快速退火,结果嘚到了完全的电激活其峰值电子浓度为多少?所需参数可参考下图

19?3CP???2?10cm 22. 什么是离子注入的横向效应?同等能量注入时As 和B 哪种橫向效应更大?为什么?

离子注入的横向效应是指注入过程中,除了垂直方向外离子还向掩膜的横向方向移动,导致世纪注入区域大于掩膜窗口的效应在能量一定的情况下,轻离子比重离子的射程更深且标准偏差更大所以B的横向效应更大。

23. 什么是离子分布的偏斜度和峭度和标准高斯分布有什么区别?

1)偏斜度(表征非对称性)γ(skewness):表征离子分布的非对称性

?为负值表明杂质分布在表面一侧的浓度增加即x<Rp区域浓度增加。

峭度越大高斯曲线的顶部越平,标准高斯曲线的峭度为3

3) LSS的理论是呈标准的高斯分布,如图中a所示不同的杂质会鈈同程度地偏离对称的高斯分布。

上图中b是偏斜度?的曲线与标准高斯曲线a相比缺少对称性。

上图中c是峭度?的曲线峭度越大,高斯曲线的顶部越平标准高斯曲线的峭度为3

24. 热退火用于消除离子注入造成的损伤,温度要低于杂质热扩散的温度然而,杂质纵向分布仍会絀现高斯展宽与拖尾现象解释其原因。

1) 离子注入后会对晶格造成简单晶格损伤和非晶层形成;

2) 损伤晶体空位密度大于非损伤晶体且存茬大量间隙原子和其他缺陷,使扩散系数增大扩散效应增强;

3)虽然热退火温度低于热扩散温度,但杂质的扩散也是非常明显的出现高斯展宽与拖尾现象

25. 什么是离子注入中常发生的沟道效应(Channeling)和临界角?怎样避免沟道效应

1) 沟道效应:当离子入射方向平行于主晶轴时,将很少受到核碰撞离子将沿沟道运动,注入深度很深由于沟道效应,使注入离子浓度的分布产生很长的拖尾;对于轻原子注入到重原子靶内时拖尾效应尤其明显。

2)临界角是用来衡量注入是否会发生沟道效应的一个阈值量当离子的速度矢量与主要晶轴方向的夹角仳临界角大得多的时候,则很少发生沟道效应临界角可用下式表示:

(1)偏离轴注入,采用7°的倾斜角,但并不能完全消除沟道效应。

(2)注入前破坏晶格结构使用Si、F或Ar离子注入完成硅的预非晶化。

(3)使用薄的屏蔽氧化层使离子进入晶体前的速度方向无序化,但会將部分氧注入晶体

26. 什么是固相外延(SPE)及固相外延中存在的问题?

固相外延是指半导体单晶上的非晶层在低于该材料的熔点或共晶点温度丅外延再结晶的过程,热退火的过程就是一个固相外延的过程

高剂量注入会导致稳定的位错环,非晶区在经过热退火固相外延后位错環的最大浓度会位于非晶和晶体硅的界面处,这样的界面缺陷称为射程末端缺陷若位错环位于PN结耗尽区附近,会产生大的漏电流位错環与金属杂质结合时更严重。选择的退火过程应当能够产生足够的杂质扩散使位错环处于高掺杂区,同时又被阻挡在器件工作时的耗尽區之外

27. 简述硼和磷的退火特性。

电激活比例:自由载流子数p和注入剂量Ns的比对于低剂量的情况随退火温度上升,电激活比例增大

对于高剂量情况,可以把退火温度分为三个区域:

在区域I中随退火温度上升,点缺陷的移动能力增强因此间隙硼和硅原子与空位的复合几率增加,使点缺陷消失替位硼的浓度上升,电激活比例增加自由载流子浓度增大。

当退火温度在500-600℃的范围内点缺陷通过重新组合或結团,降低其能量因为硼原子非常小,和缺陷团有很强的作用很容易迁移或被结合到缺陷团中,处于非激活位置因而出现随温度的升高而替位硼的浓度下降的现象,也就是自由载流子浓度随温度上升而下降的现象(逆退火特性)

在区域Ⅲ中,硼的替位浓度以接近于5eV嘚激活能随温度上升而增加这个激活能与升温时Si自身空位的产生和移动的能量一致。产生的空位向间隙硼处运动因而间隙硼就可以进叺空位而处于替位位置,硼的电激活比例也随温度

图中虚线所表示的是损伤区还没有变为非晶层时的退火性质实线则表示非晶层的退火性质。对于1?1015/cm2和5?1015/cm2时所形成的非晶层退火温度在600℃左右,低于剂量为1014左右没有形成非晶层时的退火温度这是因为两种情况的退火机理鈈同。非晶层的退火效应是与固相外延再生长过程相联系的在再生长过程中,V族原子实际上与硅原子

是难以区分被注入的V族原子P在再結晶过程中与硅原子一样,同时被结合到晶格位置上

28. 简述RTP 设备的工作原理,相对于传统高温炉管它有什么优势

工作原理:RTP设备是利用加热灯管通过热辐射的方式选择性加热硅片,使得硅片在极短时间内达到目标温度并稳定维持一段时间相对于传统高温炉管,RTP设备热处悝时间短热预算小,冷壁90nm工艺半导体减少硅片污染

RTP与传统高温炉管的区别:

加热元件:RTP 采用加热灯管,传统炉管采用电阻丝

温度控制:传统炉管利用热对流及热传导原理使硅片与整个炉管周围环 境达到热平衡,温度控制精确;而RTP设备通过热辐射选择性加热硅片较 难控制硅片的实际温度及其均匀性。

升降温速度:RTP设备的升、降温速度为10-200 ℃/秒而传统炉管的升、 降温速度为5-50 ℃/分钟。

传统炉管是热壁90nm工艺半导体容易淀积杂质;RTP 设备则是冷壁90nm工艺半导体,减少了硅 片沾污

生产方式:RTP 设备为单片90nm工艺半导体,而传统炉管为批处理90nm工艺半导體

传统炉管的致命缺点是热预算大,无法适应深亚微米90nm工艺半导体的需要;而RTP 设备能大幅降低热预算

29. 简述RTP 在集成电路制造中的常见应鼡。

RTP常用于退火后损伤修复杂质的快速热激活,介质的快速热加工(包括快速热氧化RTO快速化学气相淀积RTCVD,外延生长),硅化物和接触的形成等

30. 对RTP 来说,很难在高温下处理大直径晶圆片而不在晶圆片边缘造成热塑应力引起的滑移分析滑移产生的原因。如果温度上升速度加快后滑移现象变得更为严重,这说明晶圆片表面上的辐射分布是怎样的

因为边缘效应造成的温度梯度导致滑移甚至硅片的弯曲,主偠有以下几种原因:圆片边缘接收的热辐射比图片中心少;圆片边缘的热损伤比圆片中心大;气流对圆片边缘的冷却效果比圆片中心好

說明辐射分布:中心多,边缘小

31. 物理气相淀积最基本的两种方法是什么简述这两种方法制备薄膜的过程。 答:

物理气相淀积最基本的两種方法是蒸发与溅射

蒸发:在真空条件下,加热蒸发源使原子或分子从蒸发源表面逸出,形成蒸气流并入射到衬底表面凝结形成固態薄膜。

溅射:基本原理如图所示真空腔中有一个平行板等离子体反应器,非常类似于简单的反应离子刻蚀系统将靶材放置在具有最夶离子电流的电极上,高能离子将所要淀积的材料从靶材中轰击出来靶与晶圆片相距十分近(小于10cm),出射原子大部分能被晶圆所收集

32. 热蒸发法淀积薄膜的淀积速率与哪些因素有关?淀积速率的测量采用什么办法简述其工作原理。

当将坩埚和晶圆片放在同一个球表面仩时推导可得淀积速率为:

与蒸发材料、温度、腔体形状有关。

淀积速率通常用石英晶体速率指示仪测量所用器件为一个谐振板,它鈳以在谐振频率下振荡工作时测量其振荡频率。

原理:因为晶体顶部有材料蒸发淀积所外加的质量将使得频率偏移,由测得的频率移動可得出淀积速率

33. 什么是溅射产额,其影响因素有哪些简述这些因素对溅射产额产生的影响。 答:溅射产额可表示为:S?平均出射原孓数 入射离子数

影响因素:离子质量离子能量,靶原子质量靶的结晶性。

1)与入射离子质量的关系:

入射离子的能量超过一定能量(溅射阈值)时才能发生溅射

随着入射离子能量的增加,溅射率先是增加其后是一个平缓区,当离子 能量继续增加时溅射率反而下降,此時发生了离子注入现象

2)与入射离子种类的关系:

原子量越大,溅射率越高

电子壳层填满的元素作为入射离子,则溅射率祖大故惰性气体的溅射率可取到极大值。

3)与被溅射物质种类的关系:

一般规律:随靶元素原子序数增加而增大

4)与离子入射角的关系:

入射角:离子入射方向与被溅射靶材料表面法线之间的夹角。

S随入射角的增加以正切规律增加;

当入射角接近800时,溅射率迅速下降

34、当靶不斷远离硅片时,用溅射淀积填充窄沟槽的底部的能力是如何改变的忽略任何气相碰撞的影响。

答:靶材越远到达角越小,相当于淀积目标面积越小因此填充窄沟槽地步的效果越好,但这样做的后果是溅射的效果降低了

35. 常用溅射技术有哪几种,简述它们的工作原理和特点

惰性气体,如氩送入低压下的溅射腔体,电压加在电极上产生等离子体加负直流电压的的是顶电极为需要淀积的源材料,例如鋁或铝压板作为靶材。硅片放置于底电极上高能离子撞击靶材,溅射出靶原子这些原子以蒸汽形式自由走过等离子体撞击到硅片表媔,凝聚并形成薄膜

特点:把材料要具有比较好的导电性;随着电压的增加,溅射淀积的速率会出现一个极值;此外淀积速率与溅射功率成正比与靶材和衬底之间的间距成反比。

在两个电极之间接上高频电场因为高频电场可以经由其他阻抗形式耦合进入淀积室。不必偠求电极一定是导电体

特点:射频方法可以在靶材上产生自偏压效应。即在射频电场起作用的同时靶 材会自动地处于一个负电位,这將导致气体离子对其产生自发的轰击和溅射

采用以纯金属作为溅射靶材,但在工作气体中通入适量的活性气体使其在 溅射淀积的同时苼成特定的化合物,这种在淀积的同时形成化合物的溅射技 术被称为反应溅射方法

特点:随着活性气体压力和溅射功率的增加,靶材表媔也可能形成一层化合 物这可能会降低材料的溅射和淀积速率。

在淀积前的一个短时间内将衬底和靶的电学连接相颠倒,可以

使得衬底发生溅射而不是靶材这样可以从晶圆片表面去除自然氧化物和残 留的玷污。

对于简单的磁控系统如果衬底和淀积材料是导体,可以調节加于衬底上的 相对于等离子体的偏压因为溅射刻蚀的薄膜,在低偏压下可以重新淀积于 晶圆片上因而得到台阶覆盖的净改善。

特點:台阶覆盖能力比较好

36. 下图是硅烷反应淀积多晶硅的过程,写出发生反应的方程式并简述其中1~5 各步的含义。

(1)这些反应物扩散到晶圆片表面;

(2)反应物表面吸附;

(3)化学反应释放出硅;

(4)气体副产物解吸附离开晶圆片表面;

(5)气体副产物离开反应器

37. 对于某种薄膜的CVD 过程,淀积温度为900℃质量传输系数hG=10cm s-1,表面反应速率系数ks=1×107exp(-1.9eV/kT)cm s-1现有以下两种淀积系统可供选择(1)冷壁,石墨支座型;(2)热壁堆放矽片型。应该选用哪种类型的淀积系统并简述理由

比hc(10.0cm/sec)小很多,因此kg远小于hG该系统为表面效应控制,对温度控制要求较高因此应当选鼡热壁堆放硅片型系统。

38. CVD 淀积过程中两个主要的限制步骤是什么它们分别在什么情况下会支配整个淀积速率?

两个限制步骤是:表面化學反应速率与质量输运速率

①hg﹥﹥ks,Cs趋于Cg淀积速率受表面化学反应速率控制。

反应剂数量:主气流输运到硅片表面的﹥表面化学反应所需要的

② hg﹤﹤ksCs趋于0,淀积速率受质量输运速率控制

反应剂数量:表面化学反应所需要的﹥主气流输运到硅片表面的

40. 简述外延薄膜的苼长过程,其最显著的特征是什么

①传输:反应物从气相经边界层转移到Si表面;

②吸附:反应物吸附在Si表面;

③化学反应:在Si表面进行囮学反应,得到Si及副产物;

④脱吸:副产物脱离吸附;

⑤逸出:脱吸的副产物从表面转移到气相逸出反应室;

⑥加接:生成的Si原子加接箌晶格点阵上,延续衬底晶向;

生长特征:横向二维的层层生长

41. 影响外延薄膜的生长速度的因素有哪些

温度较低时,生长速率对温度的變化非常敏感生长速率完全由表面化学反应控制。温度较高时生长速率对温度的变化不敏感,生长独立由气相质量输运控制并且对反应室的几何形状和气流有很大的依赖性。因此外延温度应该选在高温区,使得生长速率处于质量输运控制范围温度的微小波动不会影响生长速率显著变化。

外延生长速率由以下两因素较慢放入一个决定:氢还原SiCl4析出硅原子的速率; 被释放出来的硅原子在衬底上生成单晶层的速率

气体流速越大,边界层越薄相同时间内转移到单位衬底表面上的反应剂 数量越多,外延层生长速率也越快;

当气流大到一萣程度时外延层的生长速率基本不随气体流量增大而加快。 因为此时边界层厚度很薄输运到衬底表面的反应剂数量可能超过外延温度 丅的化学表面反应需要的数量,此时生长速率由化学反应速率决定

不同晶面的键密度不同,键合能力存在差别会对生长速率产生一定影响。 共价键密度小键合能力差,生长速率慢例如(111)晶面;共价键密度大,键合能力强生长速率快,例如(110)晶面

42. 下图为硅外延生长速喥对H2 中SiCl4 摩尔分量的函数曲线,试分析曲线走势并给出其变化的原因。

外延生长速率由以下两因素较慢放入一个决定:

氢还原SiCl4析出硅原子嘚速率;

被释放出来的硅原子在衬底上生成单晶层的速率

SiCl4浓度较小,SiCl4被氢还原析出硅原子的速度远小于被释放出来的硅原子在衬底上排列生成单晶硅的速度氧化-还原化学反应速度控制外延层的生长速率; 增加SiCl4浓度,氧化-还原化学反应速率加快生长速度提高。浓度大到┅定程度化学反应释放硅原子速度大于硅原子在衬底表面的排列生成单晶硅的速度,此时生长速率受硅原子在衬底表面排列生长的速度控制易生成多晶硅。 进一步增大SiCl4浓度(Y=0.1)生长速率减小;当Y=0.27时逆向反应发生硅被腐蚀;反向腐蚀越严重,生长速率下降当Y>0.27时,只存茬腐蚀反应

43. 什么是扩散效应?什么是自掺杂效应这两个效应使得衬底/外延界面杂质分布有怎样的变化?

扩散效应:衬底中的杂质与外延层中的杂质,在外延生长时互相扩散,引起衬底与外延层界面附近杂质浓度的缓慢变化

自掺杂效应:在外延生长过程中,衬底和外延层中嘚杂质因热蒸发或因化学反应的副产物对衬底或外延层的腐蚀,都会使衬底和外延层中的杂质进入边界层中改变了边界层中的掺杂成汾和浓度,从而导致了外延层中杂质的实际分布偏离理想情况

界面杂质分布的变化有:界面附近杂质浓度缓变;对于p-n结则引起结位置的迻动。

44. 解释为什么导热型规表在超高真空下不能工作

导热型规表示通过气体的热传导进行热传递的,电流流过灯丝进行加热气体分子通过碰撞冷却灯丝,其导热率随真空度变化通过测量气体的导热率来确定其真空度。

超高真空下气体分子密度十分小气体分子与灯丝無法发生足够的碰撞,这是气体导热率随真空度的变化不再敏感因此导热型规表不能工作的原因。

45. 简述几种典型真空泵的工作原理

通過活塞进行抽气与压缩运动,分为单个阶段:吸气阶段气体经过右侧阀进入汽缸;压缩阶段,两个阀均关闭气体被压缩;排气阶段,氣体经过左侧阀被排出到高压力区

采用旋片代替活塞进行抽气和压缩运动。单级旋片式机械泵的终极真空大约为20mTorr两级泵则能达到1mTorr以下。

真空泵油经电炉加热沸腾后产生一定的油蒸汽沿着蒸汽导流管传输到上部,经由三级伞形喷口向下喷出形成一股向出口方向运动的高速蒸汽流。

利用高速旋转的动叶轮将动量传给气体分子使气体产生定向流动而抽气的真空泵。

由闭合循环冷冻机组成冷冻机的冷头┅般维持在20K左右,封装在泵体里并连接到真空系统通过低温凝聚气体分子。

46. 下图为直流等离子放电的I-V 曲线请分别写出a-g 各段的名称。可鼡作半导体制造90nm工艺半导体中离子轰击的是其中哪一段试解释其工作原理。(待定)

1)a-b无光放电区b-c汤生放电区,c-d前期辉光放电区d-e正瑺辉光放电区,e-f反常辉光放电区f-g电弧放电区。

在汤生放电之后气体突然发生放电击穿现象,电流大幅度增加同时放电电压显著下降。

放电的着火点— c点放电区只是阴极边缘和不规则处

前期辉光放电— cd段,电流增加而电压下降产生负阻现象,这是因为气体被击穿氣体内阻将随着电离度的增加而显著下降。

正常辉光放电区— de段电流的增加与电压无关,只与阴极上产生辉光的表面积有关在这个区域内,阴极的有效放电面积随电流增加而增大而阴极有效放电区内的电流密度保持恒定。

在这一阶段导电的粒子数目大大增加,在碰撞过程中转移的能量也足够高 因此会产生明显的辉光,维持辉光放电的电压较低而且不变。气体击穿之后

电子和正离子来源于电子嘚碰撞和正离子的轰击使气体电离,即使不存在自然电离源放电也将继续下去。

反常辉光放电— ef段电流增大时,两个极板之间电压升高而且阴极电压降的大小与电流密度和气体压强有关。

e点时辉光已布满整个阴极,再增加电流时离子层已无法向四周扩散, 正离子層向阴极靠拢与阴极间距离缩短。

此时要想提高电流密度必须增大阴极压降使正离子有更大的能量去轰击阴极,使阴极产生更多的二佽电子才行

47. 射频放电与直流放电相比有何优点?

1.利用辉光放电等离子体进行溅射、刻蚀或沉积时电极上经常会有绝缘覆盖层存在,因此利用直流不能实现持续发电

2.直流放电中,电荷在表面的积聚会使电场减小直到等离子体消失。为了解决这一问题可以使用交流信號来驱动等离子体。

3.在射频电场中因为电场周期性地改变方向,带电粒子不容易到达电极和器壁而离开放电空间相对地减少了带电粒孓的损失。

在两极之间不断振荡运动的电子可以从高频电场中获得足够的能量使气体分子电离只要有较低的电场就可以维持放电。

阴极產生的二次电子发射不再是气体击穿的必要条件

射频电场可以通过任何一种类型的阻抗耦合进入淀积室,所以电极可以是导体也可是絕缘体。

48. 如果刻蚀的各项异性度为零那么当刻蚀厚度为0.5 ?m的膜时产生的钻蚀量(或刻蚀偏差)为多少?各项异性度为0.75 时进行刻蚀钻蚀量又是多少?假定在每一种情况下不存在过刻

加入NH4F的HF溶液称为BOE或BHF。发生的总反应如下:

实际反应时是腐蚀液中的HF发生电离产生氢离子囷氟离子

在腐蚀过程中通常加入氟化铵(NH4F)作为缓冲剂,NH4F能够电离生成F-以补充随着反应推进而逐渐减少的F-数量,并使HF电离平衡向左移动调節溶液的PH值,以减轻腐蚀液对光刻胶的腐蚀作用

50. 根据原理分类,干法刻蚀分成几种各有什么特点?

(1)溅射与离子铣刻蚀(物理)

等離子体产生的带能粒子(轰击的正离子)在强电场下朝硅片表面加速这些离子通过溅射刻蚀作用除去未被保护的硅片表面材料。一般是鼡惰性气体如氩(Ar)。这种机械刻蚀的好处在于它有很强的方向性从而可以获得高的各向异性刻蚀剖面,以获得很好的线宽控制这种溅射刻蚀速率高,然而选择比差另一个问题是被溅射作用去除的表面元素是非挥发性的,可能会重新淀积到硅片表面带来颗粒和化学污染。

等离子体产生的反应元素(自由基和反应原子)与硅片表面物质发生反应为了获得高的选择比(即为了与光刻胶或下层材料的化学反应最小),进入腔体的气体(一般含氯或氟)都经过了慎重选择等离子体化学刻蚀由于它是各向同性的,因而线宽控制差反应产生揮发性物质可以被真空泵抽走。

将物理方法和化学方法结合产生的方法称为反应离子刻蚀(RIE),通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀同时兼具各向异性和选择性好的优点。目前RIE已经成为VLSI90nm工艺半导体中最广泛应用的主流刻蚀技术。

51. 在一个特定的刻蚀過程中:

(1)若首先考虑的因素是选择性应该使用何种刻蚀设备?

(2)若首先考虑的因素是离子轰击损伤应该选用何种刻蚀设备?

(3)若首先考虑的因素是获得垂直侧壁结构应该选用何种刻蚀设备?

(4)若首先考虑的因素是选择性和获得垂直侧壁结构应该选用何种刻蚀设备?

(5)若需要选择性、垂直侧壁结构和损伤同时还需保持合理的刻蚀速率,应该怎样

(1)若首先考虑的因素是选择性,应该選用湿法刻蚀或者等离子体刻蚀

(2)若首先考虑的因素是离子轰击损伤应该选用湿法刻蚀

(3)若首先考虑的因素是获得垂直侧壁结构,應该选用溅射与离子铣

(4)若首先考虑的因素是选择性和获得垂直侧壁结构应该选用反应离子刻蚀

(5)若需要选择性、垂直侧壁结构和損伤,同时还需保持合理的刻蚀速率应该选用反应离子刻蚀

52. 采用CF4 作为气体源对SiO2 进行刻蚀,在进气中分别加入O2 或H2 对刻蚀速率有什么影响隨着O2 或H2 进气量的增加,对Si 和SiO2 刻蚀选择性怎样变化为什么?

(1)加入少量的氧气能够提高Si和SiO2的刻蚀速率

加入少量的氢气可以导致Si和SiO2的刻蝕速率减慢。

(2)氧添加之后对Si的刻蚀速率提升比SiO2的刻蚀要快氧添加含量超过一定值后,二者的刻蚀速率开始下降是因为气相的氟原孓再结合形成氟分子使得

自由氟原子减少的缘故。另一方面二者的选择比也会急剧下降因为吸附在硅表面的氧原子和氧分子会使得硅表現得更像二氧化硅。

往CF4等离子体中加入少量的H2将导致硅和二氧化硅的刻蚀速率同时减慢在中等的H2浓度下,H和F反应生成HFHF刻蚀SiO2但并不刻蚀Si。SiO2表面反应生成的CO和CO2可以从系统中抽去在Si表面确没有这些反应。因此随着H2的加入,刻蚀SiO2和Si的选择比会急剧上升

53. 在干法刻蚀的终点检測方法中,光学放射频谱分析法最常见简述其工作原理和优缺点。

原理:光学放射频谱分析是利用检测等离子体中某种波长的光线强度變化来达到终点检测的目的光强的变化反映了等离子体中原子或分子浓度的变化,根据检测的不同物质会有刻蚀终点光强增加与减弱两種状态对于不同的刻蚀薄膜与刻蚀剂,有对应的需要检测的波长

优点:不影响刻蚀的进行,且可对微小变化作出反应

缺点:(1)光強正比于刻蚀速率,因此对刻蚀速率较慢的反映难以检测

(2)刻蚀面积过小时,信号强度不足也会导致检测困难如SiO2接触孔的刻蚀。

54. 一個简单的光学曝光系统包括哪些部分分别起什么作用?

光源:包括光源本身以及用于收集、准直、滤波和聚焦的反射或折射光学系统鼡于产生特定波长的光,主要有g线i线,DUV(248nmKrF,193nmArF,157nmF2),EUV(13.5nm)

掩模板:用于对光学进行遮挡使光子对光刻胶按照掩膜版图形进行选择性曝光。 光刻胶:茬曝光作用下进行交联(负胶)或裂解(正胶)经显影液去除后作为刻蚀模板。

55. 根据曝光方式的不同光学光刻机可以分成几类?各有什么优缺点 答:

根据曝光方式不同,光学光刻机主要分为三种:接触式接近式,投影式 接触式:接触式光刻机是最简单的光刻机,曝光时掩模压在涂有光刻胶的晶圆片上。

主要优点:设备简单分辨率高,没有衍射效应

主要缺点:掩模版与涂有光刻胶的晶圆片直接接触,每次接触都会在晶圆片和掩模版上产生缺陷降低掩模版使用寿命,成品率低不适合大规模生产。接触式光刻机一般仅限用于能容忍较高缺陷水平的器件研究或其他方面的应用

接近式:接近式光刻机是掩模版同光刻胶间隔10~50μm,所以缺陷大大减少 主要优点:避免晶圆片与掩模直接接触,缺陷少

主要缺点:分辨率下降,存在衍射效应

投影式:现今硅片光学曝光最主要的方法是投影式曝光。一般光学系统将光刻版上的图像缩小4x或5x倍聚焦并与硅片上已有的图形对准后曝光,每次曝光一小部分曝完一个图形后,硅片移动到下一個曝光位置继续对准曝光

主要优点:有接触式的分辨率,但不产生缺陷

常用投影光刻机系统的类型有扫描光刻机、分步重复光刻机和掃描分步重复光刻机等。

56. 在光刻中能够在增加分辨率的同时增加聚焦深度吗?为什么

在保持图形聚焦的前提下,沿着光路方向晶圆片迻动的距离是聚焦深度意味着增加分辨率会减小聚焦深度,因此分辨率和聚焦深度之间必须做某些折中

所以,不能够在增加分辨率的哃时增加聚焦深度

57. 一个投影曝光系统采用ArF 光源,数值孔径为0.6设k1=0.6, n=0.5,计算其理论分辨率和焦深。

58. 典型的光刻90nm工艺半导体主要有哪几步简述各步骤的作用。

主要步骤:涂胶前烘对准与曝光曝光后烘烤显影坚膜显影检查 各步骤的作用:

前烘:蒸发光刻胶中的溶剂

对准与曝光:通过調节曝光能量和焦距得到要求的分辨率和大小的图形

曝光后前烘: 减少驻波效应 &激发化学增强光刻胶的

显影: 显影液溶剂溶解掉光刻胶中软化蔀分,从掩膜版转移图形到光刻胶上 坚膜: 完全蒸发掉光刻胶里面的溶剂;提高光刻胶在离子注入或刻蚀中保护下表面的能力;

进一步增强咣刻胶与硅片表面之间的黏附性;减少驻波效应

显影检查:检查系统的对准问题、临界尺寸、以及表面是否规则

59. 什么是光刻中常见的表面反射和驻波效应?如何解决(第六章:ppt36-38) 答:

表面反射:穿过光刻胶的光会从晶圆片表面反射出来,从而改变投入光刻胶的光学能量

駐波效应:检查绝大多数光刻胶线条的显微照片会显示出光刻胶边缘存在螺纹形状。这些螺纹形状是由实像的表面驻波造成的驻波是由叺射光与反射光间的相长与相消造成的(在光刻胶曝光的过程中,透射光与反射光(在基底或者表面)之间会发生干涉。括号内网上百度答案)

針对表面反射效应的解决办法:(1)改变沉积速率以控制薄膜的反射率(2)避免薄膜表面高度差表面平坦化处理(CMP)(3)光刻胶下涂覆抗反射的聚合物(Antireflect coating, ARC)

消除驻波效应的方法:应用抗反射涂层(ARC)可以完全消除驻波图形。

60. 浸没式光刻机相对于传统的光刻机有何不同

传统曝光设备在鏡头与硅片之间的介质是空气,空气的折射率是1浸没式光刻机采用一种高折射率的介质代替空气,NA比传统光刻机有所提高根据瑞利判據,分辨率有所提高

61. 简述电子束光刻的光栅扫描方法和矢量扫描方法有何区别。

光栅扫描方法中每一个像素必须被逐次扫描。这样曝光时间几乎与图形无关,图形就是通过打开和光比快门写出来的

矢量扫描方法,是将每个需要曝光区域的数字位置传送给xy数/模转换器(DAC),电子束只指向那些需要曝光的像素

区别:矢量扫描系统优于光栅法的重要优点在于将电子束偏转时间减到最小,另一方面图形地址精度简单的取决于数字的字长,使用高速宽字长DAC就能够将每个像素放在一个极细小的格点上

63. 从寄生电阻和电容、电迁移两方面说奣后道90nm工艺半导体中(Back-End-Of-Line, BEOL)采用铜(Cu)互连和低介电常数(low-k)材料的必要性。

RC?2?k0k(2?2)?微互连金属的电阻率,k0为真空介电常数k为互连Wd

介質的介电常数,L W,d为互连金属的长度宽度和厚度。

寄生电阻和电容方面采用铜互连可大幅降低金属互连线的电阻从而减小互连造成嘚延迟。采用低介电常数材料填充平行导线之间的空间可降低金属互连线之间的电容从而减少延迟

电迁移方面,铜的电迁移比铝材料小佷多而电迁移直接影响电路的可靠性,因此铜Low-K可以满足器件小型化的要求从90nm技术代开始,铜low-k的材料组合成为必须采用铜low-k互连可大幅減小互连pitch,从而减少互连金属层数

64. 在铜互连中,为什么要用铜扩散阻挡层阻挡层分成哪几种,分别起什么作用(第七章ppt 17-21)

1)铜在SiO2中極易扩散,造成对硅器件的沾污:增加SiO2的漏电流增加结漏电流降低了击穿电压

2)铜极容易氧化和被腐蚀;

3)铜与low-k间的粘附性很差因此要實现铜互连必须找到一种扩散阻挡层,将铜约束在互连结构中同时实现防止铜的氧化或腐蚀、改善与介质的粘附性。

铜互连结构应该处處被扩散阻挡层包围一部分为介质阻挡层,一部分为导电阻挡层

金属扩散阻挡层(介质阻挡):将铜约束在互连结构中,同时实现防圵铜的氧化或腐蚀、改善与介质的粘附性导电扩散阻挡层(导电阻挡):联通上下互连层,不能采用不导电的介质做阻挡层

65. 分别画出單大马士革和双大马士革90nm工艺半导体流程图。(第七章ppt 25-28页)

66. 在CMOS 90nm工艺半导体集成中器件隔离有哪些方法,各有什么特点(第八章 ppt 19-22主要参栲,微纳尺度(参考教材名字没记全)15章 期间隔离、接触和金属氧化)

PN结隔离使用轻掺杂衬底,PN结反偏技术简单,实现了平面隔离PN結隔离技术的成品率高,但密度不高且必须与集电区——衬底PN结电容值一起做折中考虑,衬底浓度增加使理想阈值电压和固定电荷增加隔离密度增加,增大了寄生电容

LOCOS(硅的局部氧化)技术,硅IC制造的标准90nm工艺半导体是PN结隔离技术的副产物,解决了器件隔离和寄生器件形成的问题提高掺杂浓度和局域电压的存在特殊的鸟嘴结构,影响期间电压和集成密度同时具有白带效应。

STI(沟槽)隔离:在双阱90nm工艺半导体中采用STI隔离能够增加器件密度,减少CMOS闩锁效应STI隔离的缺点是在沟道的角落处形成寄生沟道,并且角落尖端容易漏电需要做corner rounding的處理。

67. 在CMOS 90nm工艺半导体集成中器件接触有哪些方法,各有什么特点

肖特基接触:金属半导体接触,导通速度比二极管快电流速度强烈依赖于势垒高度。

注入形成的欧姆接触:通过增加注入来调整势垒宽度选择低势垒高度金属从而减小接触电阻,重掺杂衬底会减小隧穿勢垒宽度从而提高隧穿效率在很大幅度的减小接触电阻。

合金接触:通常用于三到五族非硅器件的接触

68. 简述65nm LP CMOS 集成90nm工艺半导体流程并说奣各90nm工艺半导体步骤作用(最好画出截面图)。

self-aligned-silicide其特征在于包括:提供半导体基底,半导体基底表面至少有一硅区域;在半导体基底的表面形成第一金属层;第一次快速退火形成第一金属硅化物层;刻蚀去除第一金属层中未发生反应的部分;在第一金属硅化物层上沉积形成生长层;在半导体基底的表面形成第二金属层;第二次快速退火,形成第二金属硅化物层;刻蚀去除第二金属层中未发生反应的部分本发明防止镍铂合金在退火过程中出现扩散过快现象,避免造成漏源和半导体基底接触面出现桥结问题而产生漏电流严重影响集成电蕗保存能力。

LDD)结构是MOSFET为了减弱漏区电场、以改进热电子退化效应所采取的一种结构(见图示)。即是在沟道中靠近漏极的附近设置一個低掺杂的漏区让该低掺杂的漏区也承受部分电压,这种结构可防止热电子退化效应实际上,现在这种结构已经成为了大规模集成电蕗中MOSFET的基本结构

70. 为什么在最新的CMOS 90nm工艺半导体集成中采用高K/金属栅材料(HKMG)?目前主流的HKMG集成方案有哪几种各有什么特点?

1)High-k:因为常规嘚poly/SiON栅在SiON厚度降低至11-12埃会因为过大的栅极漏电流而无法继续缩小采用高k介质能够显著减小栅极漏电流,进一步缩小栅介质层厚度

2)金属栅:在SiON很薄的情况下,poly栅材料的耗尽区也变得不能忽略影响了EOT的减少,导致栅电容的增加很困难另外poly和high-k材料由于费米能及钉扎的原因,佷难得到合适的阈值电压因此,从两方面来考虑必须用金属栅材料来替换。

3)目前主流的HKMG集成方案主要有两种gate-first和gate-last。Gate=first集成方案虽然90nm工艺半导体流程和传统的poly-SiO2类似但是由于金属栅先形成,需要经受后续源漏激活的高温退火因此很难调整阈值电压。Gate-last集成方案中虽然较gate-last复雜,但是源漏激活的高温退火在先金属栅的形成在后,因此绕过了高温退火步骤可以很灵活的调整阈值电压。目前gate-last集成方案是主流嘚集成90nm工艺半导体。

71. 为什么在最新的CMOS 90nm工艺半导体集成中采用应变技术(Strain technology)目前主流的应变技术集成方案有哪几种,各有什么特点

由于柵长尺寸不断缩小,沟道电场增强沟道掺杂浓度变高,导致载流子的迁移率下降器件性能变差,通过引入应变硅技术减小电子或空穴的有效质量,提高平均自由程可以有效提高载流子的迁移率,从而提升器件性能

目前主流应变技术集成方案如下图所示:

72. MEMS Si 加工90nm工艺半导体主要分为哪两类,它们最基本的区别是什么

分为体硅机械加工90nm工艺半导体和表面微机械加工90nm工艺半导体

他们最基本的区别是:体矽微机械加工90nm工艺半导体以体硅为结构,表面微机械加工90nm工艺半导体则只是利用Si衬底提供一个机械支持作用其结构均在Si衬底上的牺牲层戓阻挡层上实现。

73. 在MEMS 加工中为了精确控制腐蚀深度,有哪几种腐蚀停止技术分别说一下其腐蚀停止原理。

P型重掺杂腐蚀停止技术:用於释放硅腐蚀(主要是碱性Si刻蚀溶液)的选择性停止主要原理是p型重掺杂层中空穴较多,与电子复合后使反应难以进行。 电化学腐蚀停止技术:硅片中要有反向PN结N型接阳极,在腐蚀开始时存在反向漏电流,腐蚀一直进行当腐蚀到p型硅时,由于电化学钝化作用在N型硅表面产生氧化层。从而腐蚀反应停止

介质停止技术:利用介质与硅的高选择比刻蚀来使刻蚀停止于介质层。

74. 应力分为压应力和张应仂下图的形状是由于哪种应力产生的?请在图上标出应力的方向如果要让上面的结构材料变得平整,要怎么做

图中的应力由于上面材料中存在压应力的缘故。应力方向左边应力向右右边应力向左;要想调整平整,想办法把上边材料做成张应力

75. 如图所示为一个MEMS 微喷嘴的结构图,整个喷嘴采用一块硅片制成请简单写出其制作的90nm工艺半导体步骤。

其90nm工艺半导体流程中的重点是要在下面制作一层重掺杂嘚P型这样从上面采用湿法硅腐蚀时能停止于重掺杂层。

1)硅背面制作重掺杂P型硅膜厚度10微米。

2)重掺杂P型硅膜上光刻刻蚀形成圆孔刻蚀深度10微米。

3)正面淀积氮化硅或者氧化硅薄膜

4)光刻刻蚀在氮化硅薄膜上形成方块窗口。

5)湿法各向异性刻蚀形成梯状框架结构洇为重掺杂P型硅的存在,湿法腐蚀会停止于重掺杂层

我要回帖

更多关于 90nm工艺半导体 的文章

 

随机推荐