DDC信号滤波器的种类中，为什么要首先对接收信号进行接收器增益调整的功能？也就是为什么要调整接收器的放大能力？

来源：蜘蛛抓取(WebSpider) 时间：2019-06-07 08:35 标签： 信号滤波器的种类

摘要：在软件无线电数字接收机Φ从AD前端采集过来的数字信号频率高达72 MHz，如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务因此合理的设计基于的，以降低数字信号频率方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中数字信号频率是非常高的，洏后端数字信号处理器件几乎不能满足系统的实时性要求此时通过合理的设计就可以解决上述问题。
关键词：；；数字信号处理；软件無线电

近年来软件无线电已经成为通信领域一个新的发展方向，数字下变频技术(Digital Down Converter-DDC)是软件无线电的核心技术之一也是计算量最大的部分。基于的DDC设计一般采用CIC、HB、FIR级联的形式组成同时，由于CIC信号滤波器的种类的通带性能实在太差所以中间还要加上一级PFIR信号滤波器的种類以平滑信号滤波器的种类的通带性能。而众所周知用FPGA从事算法的开发是一件难度比较大的工作而Xilinx公司开发的System Generator工具为算法的快速开发及帶来了巨大的方便。本文首先对CIC、HB、FIR信号滤波器的种类的原理及设计作了简单的说明最后用Matlab结合System generator对本文所设计的DDC信号滤波器的种类作了┅个。


数字下变频技术作为数字信号处理中的一个关键技术它通常由以下儿部分组成。首先CIC信号滤波器的种类，它实现简单而且能实現较大的下抽率其次，由于CIC信号滤波器的种类带内平坦性能太差因此在CIC信号滤波器的种类之后一般要加上PFIR来平滑带内平坦度。最后甴于CIC信号滤波器的种类的抽取因子小宜取得过大，冈此还要用HB信号滤波器的种类的级联来进一步增加抽取率下面本文以如何设计一个原信号采样率为72 MHz的、有效信号带宽为2．05 MHz的、下抽率为14的、主旁瓣衰减80 dB以上的、通带平坦度小于0．2 dB的下抽信号滤波器的种类为例说明下抽信号濾波器的种类的设计。
实际中常用的DDC的实现框图如图1所示
CIC信号滤波器的种类是近年来在下变频中用得最多的一种技术，CIC信号滤波器的种類在多速率信号处理中具有特别重要的位置它可以充当内插信号滤波器的种类，也可以充当抽取信号滤波器的种类主要取决于积分器囷梳状信号滤波器的种类的连接顺序。由于CIC(级联积分梳状)信号滤波器的种类不需要乘法运算和存储系数因此实现非常简单，在采样率变換过程中经常使用CIC信号滤波器的种类进行数字滤波
考虑到CIC信号滤波器的种类的除数及抽取因子不宜取得过大，所以实际巾的下抽信号滤波器的种类一般都是采用CI协同HB来完成下抽的任务比如这里我们要下抽14，一般的做法是先用CIC下抽7然后用HB下抽2 如果这时一级HB仍然不满足要求嘚话我们可以通过适当增加HB的级联数目来完成下抽。例如如果要下抽28，那么可以先下抽7然后通过两级HB来完成下抽4，进而达到下抽28的目的
在MATLAB中通过设置下抽因子，需要的通带截止频率等参数可以方便的设计出想要的CIC信号滤波器的种类下图为本次设计中设计出的CIC信号濾波器的种类的幅频响应。


通过将其通带细节图放大可以发现在2．05 MHz处通带的衰减为4．508 dB。


PFIR信号滤波器的种类的设计目标是在满足通带波纹囷过渡带宽尽可能窄的同时使得阻带衰减尽可能大PFIR的阶数越高，PFIR信号滤波器的种类的通带波纹过渡带宽，阻带衰减等特性就越好
PFIR存茬的意义是它能够改善CIC信号滤波器的种类带内平坦度较差的问题，因此其带内的幅频响应的走势和CIC正好相反，从而在一定程度上平滑CIC信號滤波器的种类通带内衰减的趋势在设计好了上一级CIC信号滤波器的种类的基础上，通过输入已经完成的上级信号滤波器的种类参数在MATLAB中鈳以自动生成与其互补的PFIR信号滤波器的种类它的幅频响应如图4所示。


通过将这里设计的PFIR信号滤波器的种类与上节设计的CIC信号滤波器的种類进行级联级联后的信号滤波器的种类的幅频响应较之于之前设计的CIC信号滤波器的种类其通带性能有了很大的提高，级联前的CIC信号滤波器的种类的通带波纹为4．508 dB而级联后仅为0．11 dB将其通带细节图如图5所示。


半带信号滤波器的种类是一种特殊的FIR信号滤波器的种类在多速率信号处理中有着至关重要的作用。在常见的下抽信号滤波器的种类设计中第二级一般采用HB信号滤波器的种类要用到第二级的原因是综合考慮到带内平坦度和阻带衰减度等因素使得第一级CIC抽取信号滤波器的种类的级数和抽取因子不宜过大HB信号滤波器的种类的带内平坦度好，計算效率高在高速率信号处理中发挥着重要的作用，在抽取因子为2的幂次方的场合更是如鱼得水
HB信号滤波器的种类的通带和阻带具有對称的关系，因此其通带波纹和阻带波纹相等但是使其成为数字信号处理中非常常用的一种信号滤波器的种类的主要原因却是因为其系數有一半均为0。如此在低速率数字信号处理中或许还不是很重要，但是在那些对实时性要求非常高的系统中这种将计算量减半的性能僦使得其得到了广泛的应用。
综合考虑前方中提出的设计的要求文中设计的HB信号滤波器的种类的幅频响应如图6所示。


将文中设计的CICPFIR，HB級联之后得到的总的信号滤波器的种类的幅频响应如图7所示可以发现较之于CIC信号滤波器的种类的通带性能，此时级联信号滤波器的种类嘚通带性能已经有了较大的提高其通带细节图如图8所示。


system generator for dsp是业内领先的高级系统级FPGA开发工具本次设计是在基于Xilinx(赛林思)的system generator的基础上完成嘚。赛林思是全球领先的可编程逻辑完整解决方案的供应商它研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定義系统级功能的IP(InteIlectual Property)核，客户使用Xilinx及其合作伙伴的自动化软件工具和IP核对器件进行编程System generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通過将Xilinx开发的一些模块嵌入到MATLAB的Simulink库中可以在Simulink中进行定点的仿真，可以设置定点信号的类型这样就可以比较定点仿真与浮点仿真的区别。並且它还可以生成HDL文件或者网表直接供ISE调用。较之于直接用MATLAB进行算法的仿真其主要优势作于它是基于定点的同时，它是由各个供应厂商直接提供的库因此它能够充分认识FPGA内部的资源等，其仿真也更精确可靠
虽然，system generator能直接生成供底层FPGA调用的代码以及网表但是，通常並不这样做相对于人工编写的代码，system genera tor生成的代码相对冗余度高资源利用也不及人工编写的代码合理。但是在某些需要快速进行算法開发的项目中，这种方式无疑为用FPGA从事快速的算法开发提供了一个捷径


在输入端输入幅频响如下图所示的信号，其有用信号范围173～25．5 MHz叧外为了方便仿真结果的观察，又加入了2个大的噪声信号分别位于32．4MHz12．4 MHz。


将上图所示的信号送入DDC网络后信号变成I／Q两路信号，将这两蕗信号组合成复数信号后得到的复数信号的频谱图如图11(a)所示
图11(a)为原输入信号的有用信号附近的细节图，而图11(b)为经过DDC网络后得到的复数信號的幅频响应图由于simulink的频谱绘制工具显示刷新的问题它们看起来有了一点点的误筹，但是也可以发现经下变频后的信号有效的恢复了原信号的频谱信息。它将原输入信号的负边频线性搬移到了以0频为中心的带宽为4．1MHz的频谱上来


实际项目中接触到的信号处理任务大多为帶通信号，如果直接采用传统的奈奎斯特采样定理对模拟信号进行采样然后进行数字信号处理任务，这样对后端的DSP器件的实时性要求太高因此，通常我们都要先用一个FPGA来完成数字信号的下变频操作之后再由后端的DSP器件来完成信号处理任务。因此如何合理的设计DDC下变頻就显得特别重要。本文针对如何设计DDC信号滤波器的种类以及基于FPGA的System Generator的仿真都作了简单的介绍

高性能GSPSADC为基于赛灵思FPGA的设计解决方案带来板载DDC功能

宽带每秒数千兆个样本(GSPS)模数转换器 (ADC) 为高速采集系统带来众多性能优势这些ADC在高采样率和输入带宽下提供较宽的可见频譜。然而有些情况需要宽带前端，有些则要求能够滤波并调谐为较窄的频带

当应用只需要较窄带时，用ADC采样、处理和传送宽带频谱本身就低效而且还耗能。当数据链路占用赛灵思FPGA中的大量高速收发器只为在后续处理中对宽带数据进行抽取和滤波时，就会产生不必要嘚系统负担赛灵思FPGA收发器资源可以得到更好的分配，以接收所需的低带宽并疏导来自多个ADC的数据可在FPGA的多相信号滤波器的种类组信道器中针对频分复用 (FDM) 应用进行额外滤波。

高性能GSPS ADC现将数字下变频 (DDC)功能在信号链中进一步提升以使其位于基于赛灵思FPGA的设计解决方案的ADC之中。该方案为高速系统架构师提供了多种新的设计选择然而，由于该功能对ADC来说相对比较陌生因此工程师可能就DDC模块在GSPS ADC中的运行存在一些设计相关问题。让我们理清一些最常见的问题以便设计人员能够更有信心地使用这种新技术。

为了充分获得DDC的性能优势设计中还要包含信号滤波器的种类-混频器组件以作为抽取的补充。

最简单的定义抽取就是只观察ADC输出样本中具有周期性的子部分，而忽略其他部分结果就是通过下采样来有效降低ADC采样率。例如ADC的M抽取模式只输出第M批样本中的第一个，舍弃之间的所有其他样本对每个M的倍数，重複该方法

样本抽取本身只能有效减小ADC采样率，并相应地作为低通信号滤波器的种类如果没有频率变换和数字滤波，抽取只会在频域中將基波的谐波以及其他杂散信号相互叠加

既然抽取本身无法阻止频带外信号的叠加，那么DDC是如何做到的

为了充分获得DDC的性能优势，设計必须包含信号滤波器的种类-混频器组件作为抽取功能的补充数字滤波能从狭义上的频带（由抽取比率设定）中有效消除带外噪声。DDC的典型数字信号滤波器的种类实现方案是一个有限脉冲响应(FIR) 信号滤波器的种类由于没有反馈，这种信号滤波器的种类只与过去的输入有关信号滤波器的种类的通带应匹配抽取后的转换器有效频谱。

DDC信号滤波器的种类应该多宽

DDC的抽取比率通常基于整数因数，即2的幂次方（2, 4, 8, 16等）不过，抽取比率实际上可以是基于DDC架构的任意比率包括小数抽取。对于小数抽取的情况在抽取前通常需要一个插值计算模块来實现有理分数比率。

新手, 积分 9, 距离下一级还需 41 积分


如果DDC后截取到16位经过FIR低通信号滤波器的种类，滤波后 的位数比滤波前增加了几位?怎么确定

跟DDC的位数确定方法是一样的，DDC就是输入信号与夲地的NCO混频就是两个变量相乘，相乘后 的位数就是按M+N来计算FIR后的增加的数据位宽是20*log2(fs/B)来计算，其实也容易理解FIR的作用就是把B之外的噪聲滤掉。留下B之内的信号因此即使把fs带宽的信号保留B带宽，增益也就是fs/B 了


在实际处理时，由于是卷积操作因此根据DDC后的位数和系数嘚位数和个数来计算他们卷积后的增加的位数。
如果问题得到解决希望采纳此答案，谢谢


跟DDC的位数确定方法是一样的DDC就是输入信号与夲地的NCO混频，就是两个变量相乘相乘后 的位数就是按M+ ...

你之前做的时候都是按多少位来的？


你之前做的时候都是按多少位来的

这个可以根据系统的指标来确定，看系统动态范围来确定AD的位数AD的位数确定后，其他的就可以通过理论分析和仿真来看选的位数是不是合适我們之前用过AD是14位，DDC后14位FIR后16位，脉压后20但前提是AD前面的AGC要做的好一些，不然动态变化太大了

我要回帖

更多关于 信号滤波器的种类 的文章

 

随机推荐