pci9054论坛具体怎么选择主从模式

基于DSP的PCI高速测控系统结构的研究
基于DSP的PCI高速测控系统结构的研究
发布: | 作者:-- | 来源: -- | 查看:92次 | 用户关注:
  随着数字信号处理芯片性价比的不断提高,数字信号处理的应用领域飞速发展,同时Pentium高速CPU的出现,要求有极高的数据通量予以支持,而低速的ISA总线在解决这些问题方面逐渐无能为力,取而代之的是高速的PCI总线。PCI总线可将高速外围设备直接挂在CPU总线上,33MHz/32位时数据传输速率可达132MB/s,66MHz/64位时更是性能加倍,打破了数据传输速率的瓶颈,使得CPU的
  随着数字信号处理芯片性价比的不断提高,数字信号处理的应用领域飞速发展,同时Pentium高速CPU的出现,要求有极高的数据通量予以支持,而低速的ISA总线在解决这些问题方面逐渐无能为力,取而代之的是高速的PCI总线。PCI总线可将高速外围设备直接挂在CPU总线上,33MHz/32位时数据传输速率可达132MB/s,66MHz/64位时更是性能加倍,打破了数据传输速率的瓶颈,使得CPU的性能得到充分发挥。如果采用美国TI公司生产的高速高性能数字信号处理器DSP取代原来的单片机作为板载CPU,可以充分利用PCI总线的优点直接将采集的数据传到微机内存,有效地解决了数据的实时传输和存储问题。
  测控系统的硬件组成
  系统基本硬件结构如图1所示。整个高速测控系统主要由信号调理电路、DSP模块、FIFO存储器、CPLD控制电路、PCI9054接口芯片等组成。系统采用主从结构,PC机作为上位机,用于完成对系统的控制(如AD转换的开始、DSP复位、中断响应、数据接收与处理等)。DSP作为下位机,用于完成数据的采集与处理、PWM波以及其他外围信号的控制等。
  图1 系统硬件结构图
  DSP测控模块介绍
  系统采用的DSP芯片为TI公司的TMS320LF2407。电路设计时,利用的DSP内部的16通道A/D转换实现数据采集,DSP与FIFO的电路接口电压都为3.3V,可实现无缝连接,DSP的数据总线直接与FIFO的数据输入端口相连,DSP与FIFO的时钟频率应设为相同。这样,无需插入等待周期,控制信号经CPLD直接转换为FIFO的读写信号,实现数据的高速存储。
  先进先出存储器
  在DMA传输方式下,由于PCI9054内部的FIFO只有32级深度,实时传送高速数据时,PCI9054内部的FIFO会很快存满,而DSP内的数据仍会源源不断的传送过来,易造成数据的丢失,因此必须要扩展外部FIFO。
  本系统采用IDT公司高速CMOS同步FIFO芯片IDT72V3660,它的容量为4096&36有高达100MHz的读写速度;可以兼容3.3V和5V两种接口电压。该FIFO具有标准的&满&(FF#)、&半满&(HF#)、&空&(EF#)等标志。系统可以根据这些标志信号控制对FIFO的读写操作。在CPLD的逻辑控制下,当WEN#有效时,在WCLK的每一个上升沿,FIFO会把输入数据线上的数据存入内部存储器。当REN#有效且输出允许(OE#有效)时,在RCLK的每一个上升沿,FIFO会把内部存储器中的数据发送到输出数据总线上(低电平用&#&表示)。
  控制逻辑芯片CPLD
  本系统采用Altera公司的EPM7128来实现系统的逻辑控制,主要包括DSP控制逻辑、FIFO控制逻辑、PCI9054接口控制逻辑三个部分,其中,对PCI9054的逻辑控制是设计的重点。设计中利用MaxPlusⅡ软件进行VHDL语言编程、仿真和调试。
  PCI9054及外部接口分析
  PCI与板载CPU的桥接有两种设计方案,一种是采用FPGA,通过软件编程实现硬件功能。另一种是利用专用PCI桥接芯片,适合快速开发的场合。
  本系统采用PLX公司的PCI总线专用接口控制芯片PCI9054。它符合PCIV2.1和PCIV2.2规范;可同时支持3.3V和5V两种信号环境;提供了两个独立的可编程DMA控制器;内部有6种可编程FIFO,以实现零等待突发传输及局部总线和PCI总线之间的异步操作;在PCI总线端支持33MHz/32位,传输速率最高可达132MB/s;在局部端可编程实现8/16/32位的数据宽度,支持复用/非复用的32位地址/数据,时钟最高可达50MHz。
  PCI9054局部总线可工作在M、J、C三种模式,M模式是专门为Motorola公司的MPC850和MPC860提供直接非复用的接口;J模式地址/数据线复用;C模式与J模式差别不大,但地址/数据线非复用,更符合连接习惯。本设计采用C模式。
  PCI9054的数据传输模式可分为主模式、从模式、DMA模式。模式的选择主要根据硬件设计者对硬件的设计需要而定。本系统采用DMA模式,在DMA传输模式下,PCI9054既是PCI端的主控方,又是局部端的主控方。
  PCI9054集成了两个互相独立的DMA通道,每个通道都支持Block DMA和Scatter/Gather DMA,其中通道0还支持请求(Demand) DMA传输方式。当有通道进行DMA传输时,DMA控制器将发起对局部总线和PCI总线操作,其传输过程如图2所示。
  图2 DMA传输过程
  PCI9054提供了三个物理总线接口:PCI总线接口、EEPROM接口、局部总线接口。PCI总线接口依照PCI扩展板上定义的引脚分配情况将彼此对应的信号连接在一起即可。本系统采用的EEPROM为4K、3.3V串行的93LC66B,通过对PCI时钟分频来产生EEPROM时钟,内部存放PCI9054的配置信息,系统加电时PCI9054自动加载EEPROM中的配置信息,并由BIOS通过PCI总线对配置寄存器读写,来完成各种控制功能。接口电路如图3所示。
  图3 PCI9054与EEPROM的接口
  PCI9054在DMA传输方式下,通过设置其DMA控制器内部的寄存器即可实现两总线之间的数据传送。传输过程由以下几个步骤实现:
  1. 设置传输方式寄存器:通过寄存器DMA MODE0或DMA MODE1的位9来设置DMA通道的传输方式,置0表示Block传输,置1表示Scatter/Gather传输;
  2. 设置命令/状态寄存器:启动/停止DMA操作,并读此寄存器返回DMA状态;
  3. 设置描述寄存器:设置DMA的传输方向;
  4. 设置传输计数寄存器:以字节为单位设置传输数据量;
  5. 设置PCI地址寄存器:设置PCI总线侧的地址空间;
  6. 设置局部地址寄存器:设置局部总线侧的地址空间。
  当进行数据采集时,由应用程序或通过DSP的外部引脚(pin21)向DSP发出采集命令,同时复位FIFO,在DSP内部程序和CPLD的控制下,数据经D0-31源源不断地输入到FIFO中,当FIFO半满时发出半满标志信号(HF#),CPLD接到半满信号后,立即向PCI9054发出中断请求信号(LINT),驱动程序响应中断,在中断响应程序内,发出读命令、要读取的字节数、传输方向、地址信号等,PCI9054 设定&DMA传输开始位&启动数据传输,当ADS#为低(有效),BLAST为高(无效),LW/R为低(有效)时,表明PCI9054开始一个有效的读数据周期,CPLD产生一个低电平信号REN#给FIFO,同时作为Ready信号返回给PCI9054,表明已准备就绪。直到ADS#为高(无效)且BLAST#为低(有效)时,表明PCI9054已经开始最后一个周期, 同时设定DMA&传输结束位&结束DMA操作,此时REN#信号再次变高电平(无效),完成一次数据突发传输。接口电路如图4所示。
  图4 PCI9054接口控制原理图
  PCI驱动程序设计
  该系统的软件设计主要包括DSP测控程序、PCI设备驱动程序和Windows应用程序三个部分。驱动程序是连接硬件系统和应用程序的桥梁,是整个测控系统开发中的关键一步。在此简单介绍一下PCI设备驱动程序开发过程。
  在Windows环境下共有三种类型的驱动程序,分别是VXD、NT、WDM。因为WDM可以应用在windows98/2000/XP下,支持即插即用、电源管理、WMI等功能,是Windows NT驱动体系基础上发展起来的未来主流驱动程序体系,所以为这里选择设计WDM驱动程序。
  开发工具选择Compuware公司提供的DriverStudio完成驱动程序的开发,DriverWorks是DriverStudio中的一个部分,DriverWorks中的类库封装了针对驱动程序的各种通用操作,使用其中的DriverWizard向导功能,能够非常方便地实现WDM驱动程序的开发,
  其中PCI配置空间的访问采用KPciConfiguration实现。I/O访问采用DriverStudio中的KIoRange类实现。硬件中断响应的处理可以采用Kinterrupt类实现。DMA读主要是利用三个类来实现数据传输,分别为:KDmaTransfer、KdmaAdapter和KCommonDmaBuffer。KDmaTransfer用于DMA传输控制。KdmaAdapter用于建立一个DMA适配器来说明DMA通道的特性。 KCommonDmaBuffer用于申请系统提供的公用缓冲区。
  执行过程中驱动程序首先设置PCI9054的工作方式和中断寄存器、DMA配置寄存器,然后等待本地中断的到来。当FIFO半满时表明本地中断到来,在设备成员函数Isr_Irq()中屏蔽本地中断,在设备成员函数DpcFor_Irq()中调用KDmaTransfer:: Continue()函数进行DMA传输。一次数据传输完毕后,驱动程序通过操作系统将内核中的数据拷贝到用户态内存,交给应用软件处理。
  在实验室中利用PCI9054作为接口芯片的高速测控系统,可实现持续数据传输速率达50MB/s,且系统运行稳定,具有广泛的应用前景。
本页面信息由华强电子网用户提供,如果涉嫌侵权,请与我们客服联系,我们核实后将及时处理。
应用与方案分类
&&& 目前,处理器性能的主要衡量指标是时钟9054应用资料_百度文库
两大类热门资源免费畅读
续费一年阅读会员,立省24元!
评价文档:
9054应用资料
95桥​芯​片​的​一​些​资​料
阅读已结束,如果下载本文需要使用
想免费下载本文?
你可能喜欢PCI9054总线接口芯片应用_百度文库
两大类热门资源免费畅读
续费一年阅读会员,立省24元!
评价文档:
PCI9054总线接口芯片应用
P​C​I​ 04​是​美​国​P​L​X​公​司​继​P​C​I​ 02​之​后​推​出​的​又​一​低​成​本​P​C​I​总​线​接​口​芯​片​,​低​功​耗​,​P​Q​F​P​ 7p​i​n​s​封​装​,​它​采​用​了​先​进​的​P​L​X​数​据​管​道​结​构​技​术​,​可​以​使​局​部​总​线​快​速​转​换​到​P​C​I​总​线​上​。​P​C​I​ 04​ ​是​一2​位​/3​M​H​z​的​通​用​P​C​I​总​线​控​制​器​专​用​芯​片​,​支​持​主​模​式​、​从​模​式​、​D​M​A​传​输​方​式​,​因​其​强​大​的​功​能​可​应​用​于​适​配​卡​和​嵌​入​式​系​统​中​。
阅读已结束,如果下载本文需要使用
想免费下载本文?
你可能喜欢1802人阅读
PCI9054主要特性如下:&符合PCI V2.1,V2.2规范,包含PCI电源管理特性。&支持VPD(Vital Product Data)的PCI扩展。&支持PCI双地址周期,地址空间高达4GB&具备I2O准备报文单元,完全兼容I2O V1.5规范。&提供了两个独立的可编程DMA控制器,每个通道均支持块和Scatter/Gather的DM方式,DMA通道0支持请求DMA方式。&在PCI启动模式下,PCI 9054可插入类型1和类型2的配置周期。&PCI和Local Bus数据传送速率高达132MB/S。&支持本地总线直接接口Motorola MPC850或MPC860系列、Intel i960系列、IBMPPC401系列及其它类似总线协议设备。&本地总线速率高达50MHz;支持复用/非复用的32bit地址/数据;本地总线有三种模式;M模式、C模式和J模式,可利用模式选择引脚加以选择。&具有可选的串行EEPROM接口。&具有8个32bit Mailbox寄存器和2个32位Doorbell寄存器。
* 以上用户言论只代表其个人观点,不代表CSDN网站的观点或立场
访问:4517626次
积分:60109
积分:60109
排名:第12名
原创:1126篇
转载:2923篇
评论:1142条
(4)(9)(62)(16)(8)(23)(9)(37)(73)(34)(31)(120)(128)(183)(23)(69)(75)(1)(171)(33)(148)(168)(145)(27)(144)(139)(208)(61)(59)(10)(10)(32)(2)(7)(34)(24)(9)(39)(25)(32)(46)(20)(44)(8)(21)(43)(49)(100)(113)(136)(35)(55)(15)(29)(41)(15)(50)(17)(20)(182)(206)(43)(27)(19)(17)(13)(1)(40)(5)(3)(4)(21)(71)(73)(19)(2)(2)(1)(1)(1)(6)(3)

我要回帖

更多关于 蓝牙主从模式区别 的文章

 

随机推荐