DM6437 VPFE和VPBE的中断机制
VPFE和VPBE两者的中断，都是来源于VSYNC这个垂直同步信号。而这里的中断，往往就形成一套完整的缓冲机制，包括采集
VPFE和VPBE两者的中断，都是来源于VSYNC这个垂直同步信号。而这里的中断，往往就形成一套完整的缓冲机制，包括采集和显示。
在VPFE处，可以看到VINT0和VINT1等是在VSYNC的基础上的，记录HSYNC的个数后，才能产生一次中断，而VSYNC会直接锁存住直到下次。这也说明了采集在前中断在后。在VPFE初始化的时候，设定的采集存储缓冲区buffe[0]，CCDC直接将数据读入到这个地址buffer[0]处。随后在中断里修改存储地址为buffer[1]，但不会里面生效，从而下次数据将存储到buffer[1]处。从而表明中断时设置了下一帧数据的存储地址，当前采集的数据保存地址是在上一个中断设置的。
在VPBE处，VENC模块将会产生VSYNC表示新的一帧图像开始显示。在VPBE初始化时，设定了数据来源地址为buffer[0]，此时会先将数据读入OSD，再开始输出到VENC。因此数据先读取输出，而后产生中断设置读取数据的地址为buffe[1]。此时在VENC显示过程中，OSD就可以读取bufer[1]的数据。从而表明了中断时设置下次要读取的数据，当前显示的是上一个中断的地址。
(责任编辑：赵红霞)
------分隔线----------------------------
接上篇：1.在JAVA+Oracle 的应用系统开发中，Java中内嵌的sql语句尽...
前言本文主要是介绍Sqlite 3.7.17版本加密功能添加。本文的代码是...
活动负责人王经理接听：(-52488) 官网中奖客服热线 008...
UIAlertView是什么就不介绍了 1.基本用法 1 UIAlertView *view = [[UIAler...
背景 准备写个博客练习一下WEB编程，有一个需求就是多模板支持...
http://acm./showproblem.php?pid=4622ReincarnationTime Limit:下次自动登录
现在的位置:
& 综合 & 正文
DM6437 VPFE和VPBE的中断机制
VPFE和VPBE两者的中断，都是来源于VSYNC这个垂直同步信号。而这里的中断，往往就形成一套完整的缓冲机制，包括采集和显示。
在VPFE处，可以看到VINT0和VINT1等是在VSYNC的基础上的，记录HSYNC的个数后，才能产生一次中断，而VSYNC会直接锁存住直到下次才会修改。这也说明了采集在前中断在后。在VPFE初始化的时候，设定的采集存储缓冲区buffe[0]，CCDC直接将数据读入到这个地址buffer[0]处。随后在中断里修改存储地址为buffer[1]，但不会在这里生效。等待下次VSYNC到来时，使得地址buffer[1]生效，数据将存储到buffer[1]处。从而表明中断时设置了下一帧数据的存储地址，并在VSYNC时生效。当前采集的数据保存地址是在上一个中断设置的。
在VPBE处，VENC模块将会自动产生VSYNC（根据配置的输出制式NTSC或者PAL）表示新的一帧图像开始显示。在VPBE初始化时，设定了数据来源地址为buffer[0]，经过VSYNC后有效锁存，此时会先将数据读入OSD，再输出到VENC。而此时产生的中断处设置读取数据的地址为buffe[1]，将会在下一个VSYNC出现时锁存住，而成显示buffer[1]。从而表明了中断时设置下次要读取的数据地址但不立即生效，需要在当前帧结束时，下帧开始时有效。
&&&&推荐文章:
【上篇】【下篇】基于TMS320DM6437的OSD技术设计及应用举例
来源：微型机与应用2014年第3期
作者：曾 凯，郑力新，张 枫
摘& 要： 以棒材计数系统中计数显示系统为例，介绍了一种以为控制内核的显示技术。该方案将采集到的棒材图像与棒材计数结果文字字符完成叠加，并通过器实时显示。本方案在实际项目的系统中工作稳定，字符显示位置可灵活修改，能方便应用于实时显示。
关键词： TMS320DM6437；OSD；VGA显示
　在工业生产和生活领域中，嵌入式数字视频监控系统得到广泛应用。而在屏显示OSD（On Screen Display）技术可帮助工作人员方便检测工业生产过程状态变化。目前，工业领域实现OSD技术的方法可以利用专业用OSD芯片，如FUJITSU公司的MB90092芯片，其电路设计简单，但需专门设计软件和硬件；也可以利用附带OSD功能的芯片，如SigmaDesigns公司的EM8511芯片，其不需要专门的硬件设计，使用方便，只是这类芯片目前功能还不够强大，难以工作在信息处理量大和实时性要求高的平台。TMS320DM6437及其系列芯片是当前视频处理系统主流处理器之一，本文阐述了以软件编程方式实现该芯片OSD技术，简单实用，效果优良，很好地拓展了TMS320DM6437的显示模块功能。
1 OSD架构平台
1.1 棒材计数硬件平台
　本文以棒材计数平台上实现OSD技术为例，在实现OSD模块信息和视频信息叠加时，要处理的数据量大，为了满足实时性的要求，需要选择一款集成度高，运算速度快的芯片。TMS320DM6437是TI公司推出的定点Davinci 处理器，工作主频可达700 MHz，处理性能最高达到5 600 MIPS，含有丰富的外设资源，芯片本身具有OSD功能，这样就不需要增加额外的硬件设计，可以通过灵活的软件编程来实现视频和嵌入的图片叠加，为用户提供简便的观测信息。
棒材计数平台主要由DSP图像处理模块、CMOS图像传感器模块、存储模块（DDR2）和视频输出显示模块组成，硬件平台如图1所示。
1.2 TMS320DM6437的OSD内部数据传输架构
　TMS320DM6437的OSD内部数据传输架构如图2所示。OSD模块从外部内存中读入视频数据，外部内存通常是DDR2，数据经处理转化为YUV格式后送人VENC。OSD模块可处理两个独立的Video窗口和两个独立的OSD窗口，OSD模块的相关寄存器通过视频解码模块产生的VD信号进行嵌位，来控制显示窗口使能、窗口缩放以及窗口的显示坐标。
　以下两个条件满足时VPBE驱动程序有效。第一是在DSP/BIOS中创建一个VPBE驱动。主程序利用函数VENCHandle=FVID_create（&/VPBE0&，IOM_INOUT，NULL，NULL，&gioAttrs）打开一个VPBE0设备，并创建VENC通道。由于TI设计的GIO驱动模块在DSP/BIOS上使用过程中存在缺陷，应用程序在对驱动程序的缓冲区进行数据处理后不能释放缓冲区，针对这个问题可利用TI提出的FVID视频处理模型，其能够比较方便地分配缓冲区，因此，通过直接调用FVID_allocBuffer（）函数和FVID_exchangeBuffer（）函数申请分配和交换缓冲区，并在使用后利用FVID_deleteBuffer（）函数重新释放缓冲区。第二是设置DSP/BIOS中的硬件中断。VPBE驱动程序的使用过程中，在TCF文件中设置HWI_INT8为1，配置参数为bios.HWI.instance（&HWI_INT8&）.interruptSelectNumber=1，即VPBE驱动优先级为8，对应VENC每帧图像处理结束后产生事件序列号为32~64之间的事件被中断，这时事件接收器检测到哪里引起了中断。
2.2 窗口显示模式选择
　每个窗口可以设置为帧模式和场模式。帧模式的特点是允许每帧图像数据连续储存在DDR2中，图像显示时按照奇偶场进行读取。场模式特点是允许图像数据单独储存在DDR2中，图像显示是根据VENC的工作模式窗口高度。处理芯片DM6437集成了DDR2内存控制器，支持JESD79D-2A标准，并提供32 bit DDR2接口。图像数据存储在DDR2中，当需要VENC连续从DDR2中读取数据时，将OSD窗口设置为连续场模式，对应的寄存器位VIDWINMD.VFFO和OSDWIN0MD.OFF0使能。连续场数据读取模式如图4所示。
　本文需要用到VIDWIN0和OSDWIN0将视频图像与文字字符叠加，VIDWIN0用于实时显示采集的棒材图像，OSDWIN0将棒材计数结果叠加到VIDWIN0窗口画面。
　（1）VIDWIN0窗口设置
　CMOS图像传感器采集到的图像经TVP5150转化为YUV格式数字信号，并存储在DDR2中，视频后端处理子系统VPBE将数据从DDR2中读出，并通过VIDWIN0窗口显示。由于VIDWIN0对应寄存器配置参数的设置封装在DM6437自带的psp_vpbe.h头文件中，调用结构体PSP_VPBEOsdConfigParams{}可以配置VIDWIN0窗口的工作模式、图像的格式以及图像在窗口中显示位置。例如：
　staticPSP_VPBEOsdConfigParamsVid0HandleParams=
　FVID_FIELD_MODE，//连续场模式
　FVID_BPP_BITS16，//图像像素为16位
　FVID_YCbCr422_INTERLEAVED，
　//图像存储格式为YCbCr
　（720*（16/8u）），//每行像素个数
　0，//左边界距离
　0，//顶格边界距离
　720，//显示的图像宽度
　480，//显示的图像高度
　本文通过软件编程的方式实现VIDWIN0窗口配置，在对结构体参数设置后，通过调用FVID_create（）函数创建vid0Handle通道，FVID_alloc（）函数为通道分配存储空间，调用FVID_queue（）函数将要显示的数据从通道传输到VIDWIN0窗口显示。其具体软件编写流程图如图6所示。
　（3）OSDWIN0窗口设置
　OSDWIN0用于显示RGB565格式的字符和数字图片，对应的寄存器配置参数的设置封装在DM6437自带的psp_vpbe.h头文件中，配置参数的流程与配置VIDWIN0步骤一样，调用结构体PSP_VPBEOsdConfigParams win0Params{}设置相应寄存器值，结构体中包含的参数需包含叠加的图片和文字的显示属性，如混合模式、透明度和颜色等。
　（4）VGA显示驱动设计
　本文通过修改PSP文件的相关参数设计VGA的显示驱动，基于PSP（Platform Support Package）上的驱动程序可以直接实现S端子显示和LCD屏幕显示，同时驱动程序支持VENC编码器的连续场输出模式，但是程序存在缺陷不能直接用于VGA显示，因此需要在驱动中增加VGA的显示驱动程序。TI官方提供的基于PSP的视频驱动程序建立在实时操作系统DSP/BIOS上，总共分为IOM层、DDC层和CSLR层3层。
本文利用的OSD技术产生的叠加效果通过VGA显示，VPBE模块为VGA图像显示提供了接口，VGA接口有3路基本输出信号，分别用来显示RGB 3个分量。VPBE模块提供的模拟接口拥有4路的视频DAC信号，通过设置寄存器DACSEL来选择所需要的3路信号，寄存器DACSEL上的对应关系为：DAC_A位控制输出R模拟信号，DAC_B位控制输出G模拟信号，DAC_C位控制输出B模拟信号，同时DM6437通过I2C总线接口输出行同步信号HD和列同步信号VD，这5路信号组成了VGA接口输出信号。&& &&& &
　在DDC层中修改一个PSP声明，并添加LLC_setVGAdisplay（）显示函数对5路信号使能，LLC_setVGAdisplay（）代码如下：
　VoidLLC_setVGAdisplay（）
　CSL_FINST（VENCRegs-&DACSEL，
　VENC_DACSEL_DA0S，PR_R）；//R模拟信号输出使能
　CSL_FINST（VENCRegs-&DACSEL，
　VENC_DACSEL_DA1S，PY_G）；//G模拟信号输出使能
　CSL_FINST（VENCRegs-&DACSEL，
　VENC_DACSEL_DA2S，PB_B）；//B模拟信号输出使能
　CSL_FINST（VENCRegs-&SYNCCTL，
　VENC_SYNCCTL_SYEH，ON）；//HD同步信号使能
　CSL_FINST（VENCRegs-&SYNCCTL，
　VENC_SYNCCTL_SYEV，ON）；//VD同步信号使能
　（5）运行效果
　VGA 5路信号使能后，程序运行后OSD叠加技术的最终效果如图9所示。
　本文利用TMS320DM6437芯片自带的OSD模块，通过软件编程实现OSD叠加技术，并以在钢铁生产中的棒材计数结果与视频叠加为例，OSD界面上的汉字、数字或其他特殊字符可根据工作人员的要求修改，并在窗口任意位置动态显示，其设计原理具有通用性。OSD模块实现的动态棒材视频图像与棒材计数结果叠加，方便了人机对话，可以应用在工业生产实践中。
[1] TI. TMS320DM643x DMP video processing back end （VPBE）[Z].2007.
[2] 合众达.SEED-DEC6437用户指南[Z].2008.
[3] TI. How to use the VPBE and VPFE Driver on TMS320DM643x devices [Z].2007.
[4] TI. TMS320DM643x DMP inter-integrated circuit（I2C） module user&s guide （Rev. A）[Z].2007.
[5] TI. TMS320DM643x DMP DDR2 memory controller user&s guide （Rev. B）[Z].2007.
[6] TI. TMS320C64x+ image-video processing library programmer&s reference[Z]. 2007.
热门技术文章您现在的位置： &
H．264视频编码器在DM6437上的优化实现[图]
H．264视频编码器在DM6437上的优化实现[图]
　　摘要：为了实现基于DSP的H.264视频编码器的实时性能，提出了一系列优化实现方法。首先结合TMS320DM6437硬件特点，描述了X264代码向TMS320DM6437平台的移植过程和优化方法，重点介绍了整数DCT变换和量化的线性汇编编写及汇编级优化。实验结果表明，本编码器实现了cif'格式视频的实时编码，Dl格式视频的编码速率也达到了18 fps，基本满足视频监控系统中编码器的需求。
　　H.264作为新一代多媒体视频编码标准，采用了许多先进的技术，在编码效率和性能大幅度提高的同时，增加了抗误码及网络白适应等功能，广泛地应用于视频电话、移动视频和流媒体等场合。传统上进行音视频开发一般使用视频编解码ASIC芯片的方法，但是这种方法开发周期长、适应性差，而近年出现的高性能DSP（数字信号处理器）就很好的解决了这些问题且产品性能更稳定，所以笔者采用TI公司专门推出的高性能DSP平台TMS320DM6437（简称DM6437）数字媒体处理器来实现H.264视频编码器[21。X264是一款支持H.264标准的开源编码器代码，是南网上自由组织联合开发，注重实用，与另外两种开源代码JM和T264相比，在不明显降低图像质量的基础上，大大降低了计算复杂度，广泛应用于视频压缩和格式转换领域，凶此本文选择开发源代码X264（版）进行研究。
　　基于DM6437平台实现H.264编码器，需要通过改进算法或者重新进行资源配置，以满足应用环境的要求。笔者重点研究了H.264编码器在以TMS320DM6437为日标的CCS平台上的移植和优化工作，包括C语言级的优化、算法优化、整数DCT变换和量化的线性汇编编写以及汇编级优化等。
　　1 H．264视频编码器的构建
　　1.1& X264编码器到DM6437的移植
　　X264编码器支持H.264的基本档次以及主要档次的某些功能选项和功能模块，代码尺寸非常庞大，视频编码速度相当慢。在对X264源码研究过程中，发现在视频编码质量下降不是很明显的情况下，可以将一些功能模块删除，以减小代码尺寸，加快编码速度。此项工作在文献[3-4]中均有详细讲解，读者可根据实际情况进行调整应用。笔者利用TI公司提供的CCS3.3& (Code Composer Studio)平台，将裁剪后的X264模型移植到DM6437平台上。
　　1.2 视频采集
　　DM6437数字媒体处理器中的视频处理前端(VPFE)具有视频采集功能，可以将CCD摄像头采集的RGB图像转换为符合BT.656规范的YUV4:2:2图像。采集完的视频数据在内存中的数据结构如图l所示。
　　在进行H.264视频编码时，必须调整原始视频的数据结构。如果对Dl格式的视频进行编码，Y分量数据不变，U分量和V分量数据做垂直方向的2:1亚采样，转换成360x288的分辨率；如果对cif'格式的视频进行编码，需要对Y分量进行水平和垂直方向的2:1亚采样，转换成352x288分辨率，同时对U分量和V分量进行水平方向的2:1亚采样和垂直方向上的4:1亚采样，转换成176x144的分辨率。图2为经过调整后的Y、U、V各分量的数据结构。
　　图l DM6437的VPFE所采集视频数据的数据结构
　　图2调整后视频数据的数据结构
　　(注：图中MxN是Y分量的分辨率，U、V分量的分辨率为( M/2)&( N/2)，若为Dl格式，M=720，N=576；若为cif格式，M=352,N=288)1.3 LCD回放DM6437视频处理子系统中的视频处理后端(VPBE)负责将符合BT．656规范的YUV4:2:2数据转换成RGB数据，凶此可以与LCD显示器进行无缝连接。在摄像头采集和|L264编码工作完成以后，本文提出LCD回放模块，进行重建图像回放，便于观察效果。基于DM6437实时视频采集的H264视频编码器系统框图如图3所示。
　　图3系统框架示意图2
　　H．264编码器在DM6437上的优化刚构建好的基于DM6437的H.264编码器很慢，难以满足视频监控需求，必须对其进行优化，提高处理性能。对H264编码程序主要从系统优化、算法优化和汇编优化3个方面进行。
　　2.1系统优化系统优化主要是对ccs提供的各种编译参数进行选择、搭配、调整。主要从以下几个方面进行优化:l）编译器的优化。首先设定合适的编译选项，控制编译器生成更高效、代码尺寸更小的汇编代码。文中设计的H.264编码器所用到的编译选项包括：-pm，-op2，-03，-mt，-mh，-k等。2）DSP/BIOS的配置．、在DM6437的开发中，CaChe和EDMA等功能的应用已不能单纯通过在程序中调用相关API来实现，必须在有DSP/BIOS进行管理的条件下才能正常T作，此时就涉及到存储空间的合理配置，为了最大化DM6437的存储性能，本文通过进行多次配置后编码器T作性能的比较，将LIP配置为32 kB的LIP-Cache．将LID配置为32 kB的LIDCaehe和48kB的LIDSRAM，将L2配置为64 kB的L2Cache和64 kB的L2SRAM。在DM6437中配置Cache过程包括：Ll和L2Cache大小的设置，模式的设置，以及外部存储器DDR可被高速缓存的设置。3）任务调度。文中设计的H.264视频编码器中采集和回放过程的主要操作是数据搬移，可以用EDMA3来实现，进而解放CPU来专心进行编码T作。凶此设置一个任务即可。
　　2.2算法优化H.264数字视频编码标准，具有很高的压缩性能，但其运算复杂度是H.263标准的3倍以上，所以需要采用算法来降低运算复杂度。其中比较常用的方法是在帧内／帧间预测过程中采用快速算法，降低模式选择的次数：或者是对H.264中采用的Lagrangian率失真优化模型进行化简，提高运算的速度。除上述方法之外，全零块预判算法也是有效手段之一。
　　在低码率视频应用中，常见的是运动缓慢的具有静止背景的图像，静止背景经过DCT和量化后往往所有系数都为零。被判断为全零块的图像块可以省去DCT和量化两个环节而降低运算量、节约运算时间。因此基于H.264编码器的预判零方案如图4所示。
　　图4& H.264编码器预判零方案
　　由于H.264中的帧间模式有16x16、16x8、8x16、8x8、8x4、4x8、4x4 7种模式，所以在运动搜索过程中，零块的判决阀值也要随帧间模式的变化而发生变化，不同块模式（MxN块）的零块判决阀值可以定义为：
　　其中，M、N=4、8或16，是MxN块中4x4块的个数，即为MxN/16。
　　根据以上的分析，基于最佳零块判决的运动搜索算法，在进行运动搜索时，加入停止搜索条件，对根据运动矢量计算出来的每个子块的SAD值进行全零块判决，这个判决门限由(1)决定，若当前MxN块的SAD小于门限值，则提前结束对该子块的运动搜索，并跳过其后的变换和量化操作：否则与常规的运动搜索过程相同。
　　新的AZBs检测方法可归纳如下：
　　1)检查当前M&N块的SAD值是否小&THl的值。
　　如果是真的，判定该M&N块不是全零块，否则转到步骤2）；
　　2)检查当前M&N块的SAD值是否小于&THO的值。
　　如果是真的，判定该M&N块是全零块，否则转到步骤3）：
　　3)执行DCT/Q模块。
　　2.3汇编优化文中在CCS3.3中用profile T具对H.264程序进行剖析，结果如表1所示，可发现H.264标准中运动估计、DCT变换、量化等是最耗时的部分。
　　对这些耗时部分主要采用以下2种方式进行优化：
　　1)内联函数(intrinsics)优化& 内联函数是C6000编译器提供的可以直接映射成为内联(inline)汇编指令的特殊函数，这样就可以提高应用程序的性能。由于上述函数都很适合运用数据打包和SIMD（单指令多数据）操作，而6000编译器提供的内联函数中有很多相关的函数接口，因此将这些费时函数全部用内联函数进行改写，例如要进行4x4块的量化操作，需要16次循环，要进行16次取数据，16次乘法，16次加法，16次移位操作。dct数组元素宽度为16位，可以利用_memd8()函数一次读取4个数组元素，这样可将读取数据次数减为4次，并在外层循环体内使用其他intrinsics函数一次对两个DCT数组元素进行处理，从而拆解了内层循环。
　　2)线性汇编优化& 整数DCT变换及量化过程在H.264编码器代码中占用了大概20%～25%的时间，对该部分进行汇编级优化，可提高编码器的性能。整数DCT变换的关键函数sub4x4_dct用于计算残差块并对残差块进行整数DCT变换；add4x4_idct函数是其逆过程，作用是对反量化后的系数进行反DCT变换，并将反变换后的系数矩阵与预测块矩阵叠加。以sub4x4_dct函数为例，对整数变换的线性汇编级优化过程进行说明。整数变换的公式见(2)式。
　　为4x4残差矩阵，即待编码块src与pred预测块的差值，见（3）式。
　　首先使用两次LDNW指令从指定存储器中读出src和pred中的第一行数据，使src00和src01，src02和src03，pred00和pred01，pred02和pred03分别存放在同一个寄存器中。然后使用两条SUB2指令进行对应像素的减运算，得到X矩阵的第1行元素。重复以上操作3次就得到整个残差矩阵。接着使用6次ADD2指令计算，可得，，依次类推，可以计算出剩余的3行。最后在这个运算中，使用PACK2和PACKH2指令来对数据进行重新打包，完成数据的交换。
　　整数DCT4x4蝶形变换过程中，将二维整数变换转换为两次一维的变换，先进行水平变换，水平变换后的系数按列存放，垂直变换就转换成系数矩阵的水平变换。凶此，水平变换和垂直变换可以调用相同的程序来完成。
　　对量化函数采取汇编优化后，把和MF值用表的形式存储，要使用这两个参数时，从表中读取i_qscale的对应值。整数DCT变换及量化过程优化前后的效率如表2所示。
　　3& 实验结果文中对经过移植和优化后的H.264编码器进行实验验证，选取具有代表性的视频序列akiyo（背景简单，景物运动缓慢）进行编码，视频为YUV 4:2:0格式，采用IPPP &&编码模式，DM6437的时钟频率为600 MHz，对于cif'和Dl视频格式的图像在不同QP值下测试的结果如表3所示。
　　（注：平均PSNR的单位为dB．码率单位为kbit/s，编码速度单位为fps）对表3进行分析可以看出，在PSNR和码率没有引起明显变化的情况下，H.264编码器的编码速度获得了极大的提高，其中cif格式视频编码已经满足实时性要求，同时Dl格式在QP=36时编码速度达到了18 fps，这样的编码性能基本可以满足视频监控系统中的应用。
　　编码结束后生成的．264文件存到PC机，可以用VLCplayer进行解码播放。解码播放出来的图像如网5所示。
　　图5为用VLC播放cif格式的akiyo视频文件的截图，图(a)表示akiyo视频原文件截图，图(b)表示经过H.264编码器编码的akiyo视频文件截图，由截图的画面质量可以看出，图像质量没有明显下降，整个画面有不明显的噪点（脸部）．颜色偏暗，证明此H.264编码器对于cif格式的视频文件编码效果较好。
　　4 结 论
　　文中首先在DM6437上构建了H.264视频编码器，编码器主要分为摄像头实时采集、H.264编码、LCD回放3个部分，组成一个完整的可观看编码效率和效果的系统。将X264编码器移植到DM6437平台之后，对DM6437硬件资源及性能进行深入研究，分别从C语言级、系统级、算法级、整数DCT变换和量化的线性汇编编写以及汇编级等方面进行优化，最终实现了cif'格式视频的实时编码，基本满足视频监控系统中编码器的需求。本文介绍的针对DM6437平台的H264编码器移植、优化的思路和方法，对构建高效的视频应用平台具有一定的参考价值。
&&&主编推荐
&&&热门试卷
&&&最新视频
&&&热门阅读
&&&最新问答
&&&&&&&&&&&&&&&
希赛网 版权所有 & &&&&湘教QS2-164&&增值电信业务经营许可证湘B2-dm6437 基于TI达芬奇系列DSP- ，通过I2C读写函数来配置视频解码芯片TVP5150中的寄存器， DSP program 238万源代码下载-
&文件名称: dm6437
& & & & &&]
&&所属分类:
&&开发工具: C-C++
&&文件大小: 90 KB
&&上传时间:
&&下载次数: 68
&&提 供 者:
&详细说明：基于TI达芬奇系列DSP-DM6437，通过I2C读写函数来配置视频解码芯片TVP5150中的寄存器，并通过配置DM6437内部视频处理前段VPFE和视频处理后端VPBE 中的寄存器实现了图像的高速采集和实时显示-With DM6437 of TI Company based on DaVinci as the core processor,a image high-speed acquisition and real-time displaying systemis completed after configuring the relevant registers in the video decoder-TVP5150 by I2C communication interface and resetting the registers in video processing subsystem.
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&video_vga\cc_build_Debug.log&&.........\Debug\main.obj&&.........\.....\video_test.obj&&.........\.....\video_vga.map&&.........\.....\video_vga.out&&.........\Debug.lkf&&.........\lib\SEED_DEC6437Bsl.lib&&.........\linker.cmd&&.........\main.c&&.........\video_test.c&&.........\......vga.CS_\FILE.CDX&&.........\.............\FILE.DBF&&.........\.............\FILE.FPT&&.........\.............\SYMBOL.CDX&&.........\.............\SYMBOL.DBF&&.........\.............\SYMBOL.FPT&&.........\video_vga.paf2&&.........\video_vga.pjt&&.........\video_vga.sbl&&.........\Debug&&.........\lib&&.........\video_vga.CS_&&video_vga
&近期下载过的用户:
&相关搜索:
&输入关键字，在本站238万海量源码库中尽情搜索：
&[] - DM6437 液晶屏 显示程序
视频解码芯片TVP5150中，通过配置DM6437内部视频处理子系统(VPSS) 中的寄存器实现了图像的高速采集和实时显示
&[] - 分裂基快速FFT。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。
&[] - xdm 经典例程。是学davinci必备
&[] - tvp5150数据手册和TI的C文件,对tvp5150驱动开发有帮助
&[] - TI DM6437 EVM开发板源代码 官网下载
&[] - DM6437下的evmdm6437_uart例程，
&[] - DM6437 DDR2模块 驱动和测试程序，已经过调试和测试，放心使用
&[] - TI提供的VLIB库函数应用，这个是个积分函数，可以在DM6437开发板上运行
&[] - DM6437开发板上验证TI提供的VLIB库函数，canny算子验证
&[] - DM6437实时图像回放代码。合众达开发板程序